ในขณะที่คุณพูดถึงกลุ่มที่เราได้ใช้ชุด HPCC ต้องใช้ความพยายามเล็กน้อยในการติดตั้งและปรับแต่ง แต่ในกรณีของเราประเด็นไม่ได้คุยโม้ต่อมันเป็นส่วนหนึ่งของเกณฑ์การยอมรับสำหรับคลัสเตอร์ การเปรียบเทียบประสิทธิภาพบางอย่างนั้นสำคัญสำหรับ IMHO เพื่อให้แน่ใจว่าฮาร์ดแวร์ทำงานตามที่โฆษณาไว้ทุกอย่างถูกเชื่อมต่อเข้าด้วยกันอย่างถูกต้องเป็นต้น
ทีนี้ถ้าคุณแค่ต้องการจำนวน FLOPS สูงสุดตามทฤษฎีนั่นก็ง่าย เพียงตรวจสอบบทความบางส่วนเกี่ยวกับ CPU (พูดบน realworldtech.com หรือ somesuch) เพื่อรับข้อมูลจำนวน DP FLOPS ที่คอร์ CPU สามารถทำต่อรอบสัญญาณนาฬิกาได้ จากนั้นยอดรวม FLOPS เป็นเพียงแค่
จำนวนแกน * FLOPS / รอบ * ความถี่
จากนั้นสำหรับคลัสเตอร์ที่มีเครือข่าย IB คุณควรจะสามารถเข้าถึง FLOPS สูงสุดประมาณ 80% ของ HPL (ซึ่ง BTW เป็นหนึ่งในเกณฑ์มาตรฐานใน HPCC)