มี CPU ที่ดำเนินการเพิ่มประสิทธิภาพการเขียนแคช L1 ที่เป็นไปได้หรือไม่

เมื่อ CPU ที่มีแคช L1 ทำการเขียนสิ่งที่เกิดขึ้นตามปกติคือ (สมมติว่าบรรทัดแคชที่กำลังเขียนอยู่ในแคช L1 อยู่แล้ว) แคช (นอกเหนือจากการอัปเดตข้อมูล) ทำเครื่องหมายว่าบรรทัดแคชนั้นสกปรก และจะเขียนบรรทัดที่มีข้อมูลที่ปรับปรุงในภายหลัง

การปรับให้เหมาะสมอย่างหนึ่งที่เป็นไปได้คือให้แคชเปรียบเทียบเนื้อหาของการเขียนและเนื้อหาก่อนหน้าของแคชและถ้ามันเหมือนกันอย่าทำเครื่องหมายบรรทัดว่าสกปรก เนื่องจากสิ่งนี้อาจทำให้แคชสามารถหลีกเลี่ยงการเขียนกลับในบางโอกาสฉันสามารถดูว่าผู้ผลิต CPU อาจเห็นสิ่งนี้ว่าคุ้มค่ากับประตูที่ต้องใช้ในการทำตรรกะนี้

คำถามของฉัน: มีซีพียูที่ทำงานเพิ่มประสิทธิภาพนี้หรือไม่?

ข้อมูลพื้นฐานเกี่ยวกับสาเหตุที่ฉันถาม: ฉันกำลังเขียนโค้ดบางอย่างที่จำเป็นต้องมีการเข้าถึงหน่วยความจำคงที่ นั่นคือคนที่สามารถฟังพฤติกรรมของแคชไม่ควรอนุมานสิ่งที่ฉันทำ การเข้าถึงของฉันบางอย่างเป็นการเขียนและวิธีที่ชัดเจนในการใช้รหัสนี้การเขียนจำนวนมากจะเขียนข้อมูลเดียวกันกับที่มีอยู่แล้ว ฉันต้องทำการเขียนเพราะขึ้นอยู่กับข้อมูลข้อมูลที่ฉันเขียนอาจจะเหมือนกันหรือไม่เหมือนกันและเป็นสิ่งสำคัญที่จะต้องดำเนินการเดียวกันโดยไม่คำนึงถึง หาก CPU ปรับให้เหมาะสมโดยการไม่เขียน 'no-change-write' นั่นหมายความว่าพฤติกรรมของแคชจะแตกต่างกันไปขึ้นอยู่กับสิ่งที่ฉันทำซึ่งจะทำลายเป้าหมายของฉัน

ดังนั้นมี CPU ที่พยายามเพิ่มประสิทธิภาพการเขียนด้วยวิธีนี้หรือไม่

จากการค้นหาหลายชั่วโมงฉันไม่สามารถค้นหา CPU ที่ใช้การเพิ่มประสิทธิภาพเฉพาะนี้ได้ การปรับให้เหมาะสมส่วนใหญ่ที่กล่าวถึงมักเกี่ยวข้องกับ hit / miss ด้วยการอ่าน / เขียนและการเข้าถึงข้อมูล:

(หน้า 7 และ) https://cseweb.ucsd.edu/classes/fa14/cse240A-a/pdf/08/CSE240A-MBT-L15-Cache.ppt.pdf

อย่างไรก็ตามนั่นไม่ได้หมายความว่าการเพิ่มประสิทธิภาพนี้ไม่สามารถทำได้ โดยทั่วไปแล้วเป็นไปได้ที่จะเข้าถึงขนาดของ CPU cache line โดยทางโปรแกรม นอกจากนี้ยังสามารถเข้าถึงค่าปัจจุบันในการลงทะเบียนแคช - แต่ค่อนข้างอันตรายที่จะทำเช่นนั้น หากคุณเข้าใช้งานรีจิสเตอร์ผิดเวลาคุณอาจยุ่งเกี่ยวกับแอพที่เกี่ยวข้องกับโปรแกรมที่กำลังรันอยู่ หรือคุณอาจแก้ไขเนื้อหาของบรรทัดที่คุณพยายามอ่านโดยไม่ได้ตั้งใจ

การรับค่าปัจจุบันในแคชของรีจิสเตอร์

นอกจากนี้โซลูชันทางทฤษฎีทั้งหมดต้องการรูปแบบการใช้งานซอฟต์แวร์ (แอสเซมเบลอร์) สิ่งที่ฉันพบที่ใกล้เคียงที่สุดนั้นเกี่ยวข้องกับสถาปัตยกรรม ARM ซึ่งดูเหมือนว่าจะอนุญาตให้ปรับแต่งแคชได้ นอกจากนี้คุณต้องทราบขนาดของแคชไลน์สำหรับ CPU ที่คุณต้องการ คุณสามารถอ่านเนื้อหาแคชไปยังตำแหน่งที่สองอย่างระมัดระวังในหน่วยความจำเพิ่มขนาดบรรทัดและเปรียบเทียบกับข้อมูลที่กำลังจะถูกเขียนไปยังรีจิสเตอร์ (หรือบรรทัดแคช L1 ในกรณีนี้)

อ่านเนื้อหาแคช CPU

จากตรงนั้นคุณสามารถสร้างระบบที่ใช้ซอฟต์แวร์ซึ่งป้องกันการเขียนซ้ำเหมือนกัน ในขณะที่สิ่งนี้ง่ายขึ้นเล็กน้อยเนื่องจากเป็นวิธีแก้ปัญหาที่จำเป็นสำหรับ CPU ใด ๆ ที่มีอยู่

ความเป็นไปได้อีกอย่างที่ฉันพบว่าเกี่ยวข้องกับการเชื่อมโยงกันของแคช:

บทความที่เกี่ยวข้องจากบทความ Wikipedia เกี่ยวกับ acche coherence

ประเด็นหลักที่ดึงดูดความสนใจของฉันเกี่ยวกับปัญหานี้คือคำอธิบาย Snarfing:

มันเป็นกลไกที่แคชคอนโทรลเลอร์จะคอยตรวจสอบทั้งที่อยู่และข้อมูลในความพยายามที่จะอัพเดตสำเนาของตำแหน่งหน่วยความจำของตัวเองเมื่อมาสเตอร์ตัวที่สองทำการปรับเปลี่ยนตำแหน่งในหน่วยความจำหลัก เมื่อการดำเนินการเขียนถูกตรวจพบไปยังตำแหน่งที่แคชมีสำเนาตัวควบคุมแคชจะอัพเดตสำเนาของตำแหน่งหน่วยความจำที่ดักด้วยข้อมูลของตัวเอง

กล่าวอีกนัยหนึ่งมีกลไกที่อาจมีอยู่แล้ว เป็นเพียงแค่ว่าพวกเขาอาจไม่ได้ใช้สำหรับการเพิ่มประสิทธิภาพที่คุณแนะนำ คุณจะต้องใช้ซอฟต์แวร์ที่ดำเนินการเปรียบเทียบอ่าน / เขียน

การเขียนไปยังแคช L1 เป็นการดำเนินการที่สำคัญและมีเวลามาก

การเขียนข้อมูลเดิมกลับคืนนั้นค่อนข้างหายาก การเพิ่มประสิทธิภาพที่เพิ่มความเร็วในกรณีนี้จะไม่ได้รับการเร่งความเร็วโดยรวม

ในทางกลับกันการปรับให้เหมาะสมนี้ต้องการการเปรียบเทียบข้อมูลเก่าและข้อมูลใหม่ในการเขียนหน่วยความจำแคช สิ่งที่ทำให้สิ่งนี้แย่ลงคือต้องมีข้อมูลที่จะเขียนจริงในขณะที่เขียน!

ซึ่งโดยปกติจะไม่ใช่ในซีพียูสมัยใหม่ ข้อมูลที่จะเขียนอาจยังคงถูกคำนวณเช่น แคชยังคงดำเนินต่อไปโหลดบรรทัดแคชหากจำเป็นทำเครื่องหมายบรรทัดแคชว่าถูกแก้ไขและต่อไปแม้กระทั่งก่อนที่การคำนวณจะเสร็จสิ้น การเก็บหนังสือทั้งหมดสามารถทำได้แล้วยกเว้นการแก้ไขแคชไลน์จริง หากคุณต้องการเปรียบเทียบผลลัพธ์ที่เขียนใหม่และข้อมูลแคชบรรทัดเก่านั่นเป็นไปไม่ได้

ตัวอย่างเช่นถ้าคุณมีรหัส C a [i] = x / y; การแบ่ง x / y ใช้เวลานานเป็นพิเศษในการแสดงบนซีพียูส่วนใหญ่ อย่างไรก็ตามงานส่วนใหญ่ที่จำเป็นในการจัดการกับการจัดเก็บผลการ [i] ได้เกิดขึ้นนานก่อนที่การแบ่งจะเสร็จสิ้น; สิ่งเดียวที่ขาดหายไปคือการย้ายผลลัพธ์จำนวนแปดไบต์ไปยังบรรทัดแคช การล้างข้อมูลบรรทัดแคชจะรอโดยอัตโนมัติจนกว่าการแบ่งจะเสร็จสิ้น การดำเนินการอ่าน [i] อาจถูกเปลี่ยนเส้นทางเพื่อให้ได้ผลลัพธ์โดยตรงจากตัวหาร

การปรับให้เหมาะสมอย่างหนึ่งที่เป็นไปได้คือให้แคชเปรียบเทียบเนื้อหาของการเขียนและเนื้อหาก่อนหน้าของแคชและถ้ามันเหมือนกันอย่าทำเครื่องหมายบรรทัดว่าสกปรก

การเพิ่มประสิทธิภาพดังกล่าวจะไม่เพิ่มขึ้นเป็นสองเท่าของเวลาที่ CPU ต้องการเขียนอะไรลงแคช เพราะตอนนี้แต่ละแคชเขียนบรรทัดจะมาพร้อมกับการดำเนินการเปรียบเทียบซึ่งไม่ได้ฟรี

ดังนั้นการเพิ่มประสิทธิภาพจริง ๆ แล้วตอนนี้จะขึ้นอยู่กับปัจจัยที่คลุมเครือ: ซอฟต์แวร์เฉลี่ยเขียนหน่วยความจำที่แคชได้ด้วยข้อมูลเดียวกันกี่ครั้ง