เหตุใด ST แนะนำให้ใช้ 100 nF decoupling capacitor สำหรับ 72 MHz MCU (และไม่ใช่ 10 nF.)


18

ฉันอ่านเกี่ยวกับตัวเก็บประจุแยกตัวและฉันไม่สามารถเข้าใจได้ว่าทำไม ST จึงแนะนำตัวเก็บประจุแยกส่วน 100 nF ในไมโครคอนโทรลเลอร์ ARM 72 MHz

โดยทั่วไปแล้วตัวเก็บประจุแยกความถี่ 100 nF จะมีประสิทธิภาพสูงถึงประมาณ 20-40 MHz เนื่องจากการสั่นพ้อง ฉันคิดว่าแคป decoupling 10 nF มีความเหมาะสมมากกว่าเนื่องจากเสียงเรโซแนนซ์ใกล้กับ 100 MHz

(เห็นได้ชัดว่ามันขึ้นอยู่กับแพ็คเกจและการเหนี่ยวนำ แต่สิ่งเหล่านี้เป็นเพียงค่า ballpark จากสิ่งที่ฉันเห็น)

จากแผ่นข้อมูล STM32F103 นั้น ST แนะนำตัวเก็บประจุ 100 nF สำหรับ V DDและ 10 nF สำหรับ VDDA ทำไมถึงเป็นอย่างนั้น? ฉันคิดว่าฉันควรใช้ 10 nF บน V DDด้วย

คำแนะนำ ST ตัวเก็บประจุความต้านทาน


คุณสามารถสลับ I / O บนอุปกรณ์เหล่านี้ได้เร็วแค่ไหน แน่นอนมันจะไม่อยู่ที่ 72MHz โปรดทราบว่าการใช้ 10nF แคปบนพินที่สำคัญยิ่งขึ้นและยังทราบถึงเครื่องควบคุมแรงดันไฟฟ้าที่ป้อนแกน
Andy aka

"AVDD" คืออะไร คุณหมายถึง "VDDA"
Peter Mortensen

คำตอบ:


22

สามสิ่งที่คุณควรทราบ:

1) คำแนะนำบายพาสส่วนใหญ่ในเอกสารข้อมูลและแอปพลิเคชันเป็นแบบสุ่มในความคิดของฉัน คุณอาจเป็นวิศวกรที่ดีกว่าคนที่เขียนบันทึกการสมัคร :-) แผ่นข้อมูลที่ดีกว่าจะพูดถึงความต้านทานต่ำที่คุณในฐานะผู้ออกแบบบอร์ดควรจะให้และความถี่ใด ผมเขียนเกี่ยวกับเรื่องนี้ที่นี่

2) การเหนี่ยวนำกาฝากส่วนใหญ่มาจากการเหนี่ยวนำการติดตั้งของคุณ (รอยเท้าและความยาว) ไม่ใช่ตัวเก็บประจุ นี่คือเหตุผลที่คุณต้องการแพ็คเกจที่เล็กกว่าแทนที่จะเป็นแพ็คเกจที่เล็กกว่า นี่คือเหตุผลที่คุณต้องการทำให้จุดกำเนิดใกล้กันและใช้ระนาบคู่กับพลังงาน / ภาคพื้นดินอย่างใกล้ชิด

3) มีความเป็นไปได้ที่ชิพจะมีการบายพาสบางส่วนเป็นส่วนหนึ่งของแพ็กเกจและแบบตาย แต่ควรมีรายละเอียดในแผ่นข้อมูลก่อนที่คุณจะสามารถใช้ประโยชน์จากมันได้ (กลับไปยังจุดแรกของฉัน) ถ้าไม่ได้ (และนี่คือแนวโน้มที่) คุณสามารถลองวัดนี้ด้วยตัวเองเช่นฉันแสดงที่นี่

คุณอาจต้องการใช้บางอย่างเช่นpdntool.comเพื่อเลือกชุดตัวเก็บประจุบายพาสที่ดีที่สุดโดยพิจารณาจากความต้องการอิมพิแดนซ์และความถี่ของคุณ วิธีนี้ใช้ได้ผลกับโครงการหลายโครงการในช่วง 15 ปีที่ผ่านมา

ฉันขอโทษที่เสียบโพสต์บล็อกของตัวเองที่นี่ แต่มันเร็วกว่าที่ฉันจะหาข้อมูลอ้างอิงที่ฉันต้องการ อย่าลังเลที่จะถามคำถามเพิ่มเติม


4
"1) คำแนะนำบายพาสส่วนใหญ่ในเอกสารข้อมูลและแอปพลิเคชันเป็นแบบสุ่ม" ข้อพิสูจน์? คุณมีความลับในความรู้เกี่ยวกับการสมรู้ร่วมคิดทั่วโลกเพื่อให้ผู้คนใช้งานตัวพิมพ์ใหญ่ผิดหรือไม่ซึ่งได้รับการเลื่อนตำแหน่งจาก บริษัท ใหญ่ ๆ
ตัวยึดตำแหน่ง

4
HaHa คุณเห็นสิ่งต่าง ๆ เช่น "ใกล้เคียงที่สุด" นั่นคือวิศวกรรมที่แข็งแกร่ง - หรือ "สุ่มค่อนข้าง"? สำหรับฉันคำแนะนำที่มั่นคงจะพูดคุยเกี่ยวกับความต้านทานต่ำที่ควรจะเป็นและความถี่หรืออะไรแบบนั้น ตามที่อธิบายไว้ที่นี่: ee-training.dk/tip/good-pdn-low-impedance-to-infinity.htm
Rolf Ostergaard

ฉันไม่ต้องอ่านไกลมากในบล็อกโพสต์ว่า "ความถี่ที่สูงกว่านี้อาจถูกจัดการที่ระดับตายด้วยเช่นกัน แต่สิ่งนี้ไม่สามารถวัดได้ในระดับกระดานเพราะการเหนี่ยวนำที่เชื่อมต่อกันในแพ็คเกจอาจสูงเกินไป " ซึ่งบอกฉันพอ
placeholder

2
สิ่งนี้คุณบอกอะไรคุณ คุณพูดถูก - ยากที่จะวัดสิ่งนี้จากระดับกระดาน แต่ไม่มีข้อมูลเกี่ยวกับสิ่งนี้ในแผ่นข้อมูลจึงเป็นการยากที่จะปรับการออกแบบสิ่งต่าง ๆ ตามความหวังที่มี
Rolf Ostergaard

1
ฉันกำลังอ้างอิงประสบการณ์นี้จากเอกสารข้อมูลที่แตกต่างกันมากมาย ฉันยังรับรู้ว่านี่อาจเป็นความคิดเห็นมากกว่าความจริงที่ฉันอยากจะพิสูจน์ดังนั้นฉันจึงเปลี่ยนถ้อยคำในคำตอบเพื่อสะท้อนให้เห็นว่า คุณมีสิทธิ์แสดงความคิดเห็นอื่น
Rolf Ostergaard

4

เหตุผลที่เป็นไปได้และที่นี่ฉันคาดเดาการศึกษา - เนื่องจากฉันไม่ได้ออกแบบชิปนั่นคือ ST ได้รวมหมวกบายพาสคุณภาพสูงไว้บนชิปโดยใช้พื้นที่ว่างบนแม่พิมพ์ ความจุนี้มีคุณภาพสูงมากเรโซแนนซ์สูงมากและการเหนี่ยวนำน้อยมาก สิ่งที่พบได้ทั่วไปคือการใช้เกทเวย์และแม้แต่ความจุของชั้นโลหะซึ่งจะช่วยลดความต้องการตัวเก็บประจุแบบปิดชิพ

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.