การผสาน / เชื่อมต่อบัสใน Altium Designer

ใน Altium Designer 14.3 ฉันกำลังพยายามรวม 16 บิตบัสสองบัสเข้ากับบัส 32 บิตโดยมีบัสอินพุตอันใดอันหนึ่งกลายเป็นบิตต่ำกว่า 16 บิตและอีกอันคือบิตบัสบน 16 บิต ด้านล่างเป็นภาพถ้าฉันพยายามวิธี

เมื่อฉันพยายามรวบรวมเอกสารฉันได้รับข้อผิดพลาดต่อไปนี้: Duplicate Net Names Bus Slice \Y[31..0]. ฉันเข้าใจว่า Altium คิดว่าฉันพยายามที่จะกำหนด\Yเครือข่ายใหม่แต่ฉันไม่เห็นวิธีที่ดีกว่าในการรวมรถบัสสองคันเข้าด้วยกัน นี่คือวิธีที่ฉันจะออกแบบถ้ามันเป็นวงจร FPGA HDL

ฉันจะทำสิ่งนี้ได้อย่างไร

ฉันพบปัญหาเดียวกันและแก้ไขโดยการเปลี่ยนชื่อเน็ตภายในในแผ่นย่อยเพื่อให้ไม่ตรงกับชื่อพอร์ต ด้านล่างเป็นตัวอย่างของสิ่งที่ฉันทำ: