เหตุใด MOSFET สี่ขั้วจึงแยกกันหายาก

14

ฉันรู้ว่า MOSFET เป็นอุปกรณ์สี่เทอร์มินัล แต่เกือบทุก MOSFET ที่แยกได้ที่คุณสามารถซื้อมีจำนวนมาก / ร่างกาย / สารตั้งต้นที่เชื่อมต่อภายในกับแหล่งที่มา ทำไมนี้ มันทำให้ไม่สะดวกในการใช้ในบางประเภทของวงจรเช่นเมื่อ breadboarding การออกแบบ IC ขั้นพื้นฐาน (เพื่อจุดประสงค์ในการเรียนการสอน) ซึ่งขั้วของร่างกายทั้งหมดเชื่อมต่อกับ VCC หรือกราวด์ MOSFET แบบเทอร์มินัลแบบแยกกันไม่ได้มีประโยชน์เพียงใด? หรือมีวิธีง่ายๆในการจำลองด้วย MOSFET 3 เทอร์มินัลไม่กี่เครื่อง?

mosfet components

— ครอบครัว
แหล่งที่มา

1

คุณช่วยอธิบายเพิ่มเติมได้ไหมว่าทำไมมันถึงเป็นปัญหา คุณจะได้อะไรจากการเข้าถึงอาคารผู้โดยสารแห่งที่สี่?

— KyranF

2

@KyranF: การใช้งานตัวอย่างง่ายๆจะเป็นบัตรผ่านประตูสำหรับสัญญาณ DC-ลำเอียง แต่ต้องการสิ่ง beefier กว่า 4066.

— SuperCat

ฉันไม่ได้ใช้อะไรเป็นพิเศษในใจ ฉันแค่อยากรู้อยากเห็นว่าทำไมพวกเขาหายากมาก

— Hearth

10

แม้ว่า FETs ที่อยู่บนชิปเสาหินจะมีความสมมาตร แต่ FET ที่แยกจากกันหลายตัวมีโครงสร้างที่แตกต่างกันมากซึ่งพยายามที่จะเพิ่มพื้นที่ผิวที่สามารถใช้งานได้สูงสุดรวมถึงการเชื่อมต่อแหล่งที่มา / ท่อระบายน้ำ การเชื่อมต่อสารตั้งต้นจำนวนมากบนทรานซิสเตอร์หรือชิปมีความสามารถในการจัดการกระแสไฟฟ้าได้ดีเยี่ยมและหากมีการออกแบบชิป NMOS LSI ซึ่งทรานซิสเตอร์ทุกตัวจำเป็นต้องมีแหล่งกำเนิดหรือท่อระบายน้ำที่เชื่อมโยงกับจุดทั่วไปประสิทธิภาพอาจจะเหมาะสม วัสดุพิมพ์ทำหน้าที่เป็นแหล่งกำเนิดหรือระบายออกจากทรานซิสเตอร์ทั้งหมด อย่างไรก็ตามชิปส่วนใหญ่ใช้การเชื่อมต่อจำนวนมากเป็นฐานร่วมกันทำให้สูญเสียความสามารถในการจัดการกระแสไฟฟ้า แต่อนุญาตให้การเชื่อมต่อแหล่งที่มาและการระบายของแต่ละทรานซิสเตอร์มีความเป็นอิสระ

MOSFET แบบ "ไม่ต่อเนื่อง" โดยทั่วไปแล้วในความจริงแล้วจะไม่ใช่ทรานซิสเตอร์หนึ่งตัว แต่จะมีทรานซิสเตอร์หลายสิบหรือหลายร้อยแบบขนาน เนื่องจากทรานซิสเตอร์ทั้งหมดควรมีการยึดท่อระบายน้ำเข้าด้วยกันการใช้สารตั้งต้นเนื่องจากท่อระบายน้ำจะไม่ทำให้เกิดปัญหาการออกแบบเช่นเดียวกับในชิป LSI เนื่องจากพื้นผิวสามารถเชื่อมต่ออย่างแน่นหนากับเทอร์มินัลภายนอกได้ดีการออกแบบทั้งสองนี้จะช่วยปรับปรุงการนำไฟฟ้าของท่อระบายน้ำและยังไม่จำเป็นต้องใช้โลหะด้านบนสำหรับการเชื่อมต่อท่อระบายน้ำอีกด้วย . แต่น่าเสียดายที่หากทรานซิสเตอร์ถูกจัดเรียงเพื่อให้แหล่งที่มาทั้งหมดของพวกเขาในรูปแบบ "ตาข่าย" (ดีสำหรับการเชื่อมต่อ) ที่จะออกจากฐานของพวกเขาเป็นเกาะโดดเดี่ยว ในขณะที่มันเป็นไปได้ที่จะรันแทร็กโลหะเพื่อเชื่อมต่อฐานทั้งหมดเข้าด้วยกัน การทำเช่นนั้นจะต้องแบ่งย่อยโลหะที่เชื่อมต่อกับแหล่งข้อมูลลงในหลาย ๆ แถบ (ประสิทธิภาพการย่อยสลาย) หรือเพิ่มชั้นโลหะพิเศษและชั้นฉนวนเพิ่มเติม (ต้นทุนที่เพิ่มขึ้นอย่างมีนัยสำคัญ) เนื่องจากแต่ละส่วนฐานมีชั้นโลหะสำหรับการเชื่อมต่อแหล่งข้อมูลอยู่ด้านบนโดยตรงจึงง่ายกว่ามากที่จะมีฐานรวมทั้งแหล่งที่มาเชื่อมต่อกับที่

— SuperCat
แหล่งที่มา

2

มันเป็นเช่นนั้นเพราะถ้าคุณใช้งาน MOSFET ตามปกติ (ลำตัวไดโอดกลับลำเอียง) จะไม่มีความแตกต่างถ้า Bulk เชื่อมต่อกับแหล่งกำเนิดหรือแรงดันไฟฟ้าที่เป็นลบมากขึ้น (N-channel) ยิ่งเป็นบวกมากขึ้น ( P-channel) มากกว่าที่มา

หากคุณต้องการสร้างประตูลอจิกของคุณเองประตูส่งสัญญาณ ฯลฯ ด้วย N- และ P- ช่องทางเดียว MOSFETS CMOS-IC 4007 น่าจะเป็นสิ่งที่คุณกำลังมองหาแม้ว่า MOSFET ทั้งหมดที่รวมอยู่นั้นไม่สามารถเชื่อมต่อแบบสุ่มได้ทั้งหมด (คู่ P- / N- แชนเนลถูกกำหนดค่าเป็นอินเวอร์เตอร์คู่หนึ่งเชื่อมต่อกับ V + และ GND เพียงบางส่วนเท่านั้นหนึ่งคู่ฟรีโดยสมบูรณ์)

นี่คือตัวอย่าง

— นมเปรี้ยว
แหล่งที่มา

"... ไม่มีความแตกต่างถ้า Bulk เชื่อมต่อกับต้นทางหรือแรงดันไฟฟ้า ... " ไม่เป็นความจริงอย่างแน่นอน มีเอฟเฟกต์แบ็คเกตด้านหลังซึ่งกลุ่มปรับเปลี่ยนช่องจากด้านหลัง นี่คือเหตุผลที่ NMOS ใน P-Substrate ที่ใช้ในผู้ติดตาม emitter ให้ผลตอบแทน 0.8 มากกว่า 1.0

— placeholder

@placeholder: โอเคสมมติว่าในแอปพลิเคชันส่วนใหญ่ไม่มีความแตกต่าง ... (ตามที่ฉันพูดว่า "ปกติ")

— นมเปรี้ยว

@placeholder: ผมคิดว่าคุณติดตามแหล่งที่มาของค่าเฉลี่ย (แทนอีซีแอลผู้ติดตาม)

— นมเปรี้ยว

ใช่แหล่งที่มาไม่ได้ปล่อย ... และในทุกกรณีมันปรากฏตัวและเป็นที่สังเกตได้ ดังนั้นปกติคือเมื่อร่างกายมีผลกระทบ เฉพาะทรานซิสเตอร์ FD-Soi เท่านั้นที่ไม่มีผลกระทบนี้ (แต่มีปัญหาอื่น ๆ )

— ตัวยึด

... แต่ไม่ใช่ในทุกกรณีมันเป็นเรื่องสำคัญ; เช่นในตัวอย่างที่ฉันเชื่อมโยงและเพื่อวัตถุประสงค์ที่ฉันสามารถถือว่า OP จะใช้

— นมเปรี้ยว

2

"MOSFET แบบเทอร์มินัลแบบแยกกัน 4 อันนั้นมีประโยชน์หรือไม่?"

การใช้งานที่เป็นไปได้บางอย่างรวมถึงการแปลระดับตรรกะและการป้องกัน IC พินที่สี่เปลี่ยนผลกระทบของไดโอดตัวเนื้อแท้จากสิ่งที่ขาออกไปยังอินพุต (หรือในทางกลับกัน) ทำให้วงจรไม่สมมาตรเป็นไดโอดซึ่งมีอคติสำหรับสัญญาณแรงดันบวก หากคุณดูแผ่นข้อมูลสำหรับ Phillips GTL2000 คุณจะพบว่าเทอร์มินัลตัวที่สี่ภายใน IC นั้นเชื่อมโยงกับพื้นดินอย่างเป็นสัญลักษณ์เนื่องจากอยู่ในโครงสร้างทางกายภาพ หากคุณต้องการทำสำเนาด้วยอุปกรณ์ที่ไม่ต่อเนื่องคุณจะต้องแยกเครื่องที่สี่ออกจากกัน สิ่งนี้ช่วยให้คุณสามารถทำการแปลและการป้องกันชนิดเดียวกันโดยไม่ต้องใช้แรงดันไฟฟ้าสูงสุดที่ จำกัด อย่างแน่นอนเช่นเดียวกับการเปลี่ยนพารามิเตอร์อื่น ๆ เช่นกระแสสูงสุด RDS บน ฯลฯ ของอุปกรณ์นั้น GTL2000 มี 23 FETs (22 สำหรับข้อมูล หนึ่งสำหรับเคล็ดลับการให้น้ำหนักที่ชาญฉลาด) เชื่อมต่อกับแหล่งที่มาและท่อระบายน้ำแต่ละอันนำไปแยกพินการเชื่อมต่อของร่างกายทั้งหมดนำออกมาในพินเดียวกัน (พื้นดิน) และการเชื่อมต่อประตูทั้งหมดเชื่อมโยงกันและนำออกไป จะเชื่อมโยงกับแรงดันไฟฟ้าที่สร้างแรงดันไฟฟ้าหนีบที่ต้องการ ไอซีอื่น ๆ ที่ใช้ในทำนองเดียวกันมีรายละเอียดที่ จำกัด ในทำนองเดียวกันยกเว้นหนึ่งจาก maxim ที่อนุญาตให้แรงดันไฟฟ้าสูงขึ้น แต่มี fets สองชุดในซีรีส์ (ที่มี RDS สูงกว่าสำหรับแรงดันบวกและลบ) และต้องการแรงดันไบอัสเชิงลบ 0. ดังนั้นถ้าคุณต้องการตัวยึดระดับตรรกะแบบสองทิศทางและตัวป้องกันอินพุตที่จะปกป้องอุปกรณ์จากการเชื่อมต่อโดยไม่ตั้งใจไปยัง 13.8V คุณจำเป็นต้องม้วนตัวเอง มีคนพูดถึงแอพพลิเคชั่นสวิทช์อนาล็อก mosfet แล้ว ซึ่งสามารถขยายให้ครอบคลุมแอพพลิเคชั่นที่หลากหลาย และในบางกรณีหมุดแหล่งที่มาแยกต่างหากและแท็บตัวถังอาจอนุญาตให้ฮีทซิงค์ด้านสูงและทรานซิสเตอร์ลอยตัวไปยังระนาบพื้น PCB โดยไม่มีฉนวนและอุปกรณ์ยึดพื้นผิวสามารถบัดกรีกับระนาบกราวด์ได้ แต่สิ่งนี้อาจไม่ให้ประโยชน์ที่ต้องการเนื่องจากความต้านทานภายในสูงขึ้น

เนื่องจากวิศวกรส่วนใหญ่อาจไม่เคยถืออุปกรณ์ปลายทาง 4 ตัวในมือของพวกเขามีแอปพลิเคชั่นที่ชาญฉลาดหลายอย่างที่อาจไม่ได้ถูก จำกัด โดยอุปทาน

— whitis
แหล่งที่มา

0

เป็นไปได้ว่าผู้ผลิตไม่ต้องการใช้แพคเกจราคาแพงกว่า (4 พินเทียบกับ 3) สำหรับโหมดการทำงานที่ลดประสิทธิภาพ (เอฟเฟกต์ประตูหลัง) ที่คนจำนวนน้อยมากจะใช้

ฉันตั้งคำถามถึงความถูกต้องของการกังวลเกี่ยวกับรายละเอียดนี้เมื่อใดก็ตามที่ทรานซิสเตอร์ที่ไม่ได้ใช้งานนั้นถูกนำออกจากประสิทธิภาพการทำงานจากทรานซิสเตอร์บนชิปเพื่อทำการเปรียบเทียบประสิทธิภาพ เพียงแค่เรียกอีกอย่างหนึ่งว่าเพิ่มรายการความแตกต่างและใช้เป็นประสบการณ์การเรียนรู้

— ตัวยึด
แหล่งที่มา

ไม่ได้อธิบายว่าทำไมจึงเป็นไปได้ที่จะทำในกรณีส่วนใหญ่โดยไม่ต้องแยกขั้วที่ 4

— นมเปรี้ยว

@Curd ประสิทธิภาพจะได้รับผลกระทบจากการเล่นกับการเชื่อมต่อจำนวนมาก ทำให้การเชื่อมต่อกับแหล่งที่มาแก้ไขปัญหาได้และสำหรับดิสเก็ตต์เป็นสิ่งที่ต้องการ ในความเป็นจริงในการออกแบบชิปมันเกินไปก็อาจไม่สามารถใช้ได้

— ตัวยึดตำแหน่ง

0

ไม่มีความแตกต่างถ้า Bulk เชื่อมต่อกับแหล่งกำเนิดหรือแรงดันไฟฟ้า ... "ไม่เป็นความจริงอย่างแน่นอนมีเอฟเฟกต์แบ็คเกตด้านหลังซึ่งกลุ่มปรับเปลี่ยนช่องสัญญาณจากด้านหลังนี่คือเหตุผลที่ NMOS ใน P-Substrate ที่ใช้ในผู้ติดตาม emitter จะได้รับ 0.8 มากกว่าเสมอ 1.0 - ตัวยึดตำแหน่ง 4 พฤศจิกายน 14 ที่ 15:33

@placeholder: โอเคสมมติว่าในแอปพลิเคชันส่วนใหญ่ไม่มีความแตกต่าง ... - นมเปรี้ยว 4 พฤศจิกายน '14 ที่ 15:42

@placeholder: ฉันเดาว่าคุณหมายถึงผู้ตามแหล่งที่มา (แทนที่จะเป็นผู้ติดตาม emitter) #: 5284 Curd

ใช่แหล่งที่มาไม่ได้ปล่อย ... และในทุกกรณีมันปรากฏตัวและเป็นที่สังเกตได้ ดังนั้นปกติคือเมื่อร่างกายมีผลกระทบ เฉพาะทรานซิสเตอร์ FD-Soi เท่านั้นที่ไม่มีผลกระทบนี้ (แต่มีปัญหาอื่น ๆ ) - ตัวยึด 4 พ.ย. 14 เวลา 15:49

... แต่ไม่ใช่ในทุกกรณีมันเป็นเรื่องสำคัญ; เช่นในตัวอย่างที่ฉันเชื่อมโยงและเพื่อวัตถุประสงค์ที่ฉันสามารถถือว่า OP จะใช้ - นมเปรี้ยว 4 พฤศจิกายน '14 ที่ 15:57

พวกคุณหายไป แน่นอนว่ามีความแตกต่างของประสิทธิภาพเนื่องจากผลกระทบของร่างกาย แต่พูดตามหน้าที่พื้นผิวควรเป็นแรงดันลบมากที่สุดในวงจรสำหรับ NMOS และแรงดันบวกมากที่สุดในวงจรสำหรับ PMOS มิฉะนั้นทางแยก PN ระหว่างแหล่งจ่ายกับสารตั้งต้นหรือการระบายแรงดันไปยังสารตั้งต้นอาจกลายเป็นทางแยก PN biased ไปข้างหน้าและคุณจะไม่มี FET ที่ทำงานได้อีกต่อไป

และถ้าคุณมัดตัวแหล่งกำเนิดและคุณต้องการใช้ NFET พูดสำหรับสวิตช์สุ่มตัวอย่างแล้วจะเกิดอะไรขึ้นถ้าแรงดันน้ำทิ้งต่ำกว่าแรงดันแหล่งที่มา OOPS? เมื่อร่างกายเชื่อมต่อกับแหล่งกำเนิดคุณจะไม่สามารถอนุญาตให้แรงดันไฟฟ้าไหลลดลงต่ำกว่าแรงดันไฟฟ้าแหล่งกำเนิด หรือลาก่อน FET และสวัสดีไดโอด

— sonic012
แหล่งที่มา