อัตราผลตอบแทนใน DRAM และกระบวนการซ้ำซ้อนอื่น ๆ


9

ตอนนี้ฉันกำลังเขียนวรรณคดีวิศวกรรมไฟฟ้าเกี่ยวกับกลยุทธ์ที่ใช้ในการผลิตระบบที่ซับซ้อนสูง แต่ก็มีความเปราะบางอย่างเช่น DRAM ที่คุณมีส่วนประกอบหลายล้านชิ้นและความล้มเหลวเพียงครั้งเดียวอาจทำให้ระบบทั้งหมดล้มเหลว .

ดูเหมือนว่ากลยุทธ์ทั่วไปที่ใช้คือการผลิตระบบที่มีขนาดใหญ่กว่าและจากนั้นการปิดใช้งานการเลือกแถว / คอลัมน์ที่เสียหายโดยใช้ฟิวส์ที่ตั้งค่าได้ ฉันได้อ่าน [1] ว่า (ตั้งแต่ปี 2008) ไม่มีโมดูล DRAM หลุดออกมาจากการทำงานของสายและสำหรับโมดูล 1GB DDR3 พร้อมด้วยเทคโนโลยีการซ่อมแซมทั้งหมดที่วางไว้อัตราผลตอบแทนโดยรวมจะอยู่ที่ประมาณ 0% ถึงประมาณ 70% .

นั่นเป็นเพียงจุดข้อมูลเดียว สิ่งที่ฉันสงสัยคือเป็นสิ่งที่โฆษณาในฟิลด์นี้หรือไม่ มีแหล่งข้อมูลที่ดีสำหรับพูดคุยเกี่ยวกับการปรับปรุงผลผลิตเมื่อเทียบกับ SOA หรือไม่? ฉันมีแหล่งที่มาเช่นนี้ [2] ซึ่งทำงานได้ดีในการพูดคุยเรื่องผลตอบแทนจากการให้เหตุผลหลักแรก แต่นั่นคือ 1991 และฉันจินตนาการ / หวังว่าตอนนี้สิ่งต่าง ๆ จะดีขึ้น

นอกจากนี้การใช้แถว / คอลัมน์ซ้ำซ้อนยังคงใช้อยู่จนถึงทุกวันนี้หรือไม่? เทคโนโลยีความซ้ำซ้อนนี้จำเป็นต้องใช้พื้นที่บนบอร์ดมากเพียงใด

ฉันยังได้ดูระบบแบบขนานอื่น ๆ เช่นจอแสดงผล TFT เพื่อนร่วมงานคนหนึ่งกล่าวว่าซัมซุงในเวลาหนึ่งพบว่ามีราคาถูกกว่าในการผลิตจอแสดงผลที่เสียและซ่อมแซมได้มากกว่าที่จะปรับปรุงกระบวนการของพวกเขาให้ได้ผลตอบแทนที่ยอมรับได้ อย่างไรก็ตามฉันยังไม่พบแหล่งที่ดีในเรื่องนี้

refs

[1]: Gutmann, Ronald J, et al. เทคโนโลยีการประมวลผล Ics ระดับเวเฟอร์ นิวยอร์ก: Springer, 2008. [2]: Horiguchi, Masahi, et al. "เทคนิคการสำรองข้อมูลที่ยืดหยุ่นสำหรับ DRAM ที่มีความหนาแน่นสูง" วงจรโซลิดสเตต, วารสาร IEEE 26.1 (1991): 12-17


3
ความซ้ำซ้อนของแถวและคอลัมน์ยังคงใช้อยู่ในปัจจุบัน ระดับความซ้ำซ้อนของบล็อกถูกใช้ในแคช Itanium 2 L3 (ดู Stefan Rusu et al., "Itanium 2 โปรเซสเซอร์ 6M: ความถี่ที่สูงขึ้นและ L3 แคชที่ใหญ่กว่า", 2004) ข้อพิจารณาอีกประการหนึ่งสำหรับผลผลิตคือการจับคู่ทั้งความเร็ว / กำลังไฟ / อุณหภูมิในการทำงานและ "ความสามารถ" (เช่นชิปมัลติโปรเซสเซอร์สามารถขายได้ด้วยช่วงของการนับคอร์แม้ว่า DRAM อาจมีข้อบกพร่องสูงในทางทฤษฎี บางส่วน)
Paul A. Clayton

ที่น่าสนใจขอบคุณ เมื่อดูที่การออกแบบแคชฉันเห็น 140 subarrays แต่ละอันมี 2 sub-banks ซึ่งจะมีบล็อกอาร์เรย์ 96x256 แปดบล็อก แต่ละบล็อกมี 32 บิต ซึ่งหมายความว่ามีทั้งหมด 140 * 2 * 8 * 96 * 256 * 32 = 1.762x10 ^ 9 บิตที่จำเป็นในการสร้างที่เก็บข้อมูล 48x10 ^ 6 บิต ถูกต้องหรือไม่
หัวหน้าปีศาจ

3
ไม่ 32 บิตเป็นส่วนหนึ่งของบล็อก 96x256 (12 วิธีแคช * 8 * 4 * 32 บิตต่อบรรทัดแคช) มันก็ควรจะตั้งข้อสังเกตว่าบางส่วนของบิตจะใช้สำหรับ ECC ดังนั้นแคชมี 6MiB ของข้อมูล (การใช้ ECC จะทำให้เกิดรอยย่นอีกครั้งในอัตราผลตอบแทนภายใต้ binning ข้อกำหนดของ ECC นั้นแตกต่างกันไปตามการใช้งานและ ECC ส่วนเกินสามารถใช้เพื่อรองรับแรงดันไฟฟ้าที่ต่ำกว่า (หรืออัตราการรีเฟรชสำหรับ DRAM) โดยไม่สูญเสียข้อมูล ข้อบกพร่องดังกล่าวเป็นการพิจารณาทางทฤษฎีมากกว่าเนื่องจากปัจจัยด้านการตลาดโดยทั่วไปไม่อนุญาตให้มีความยืดหยุ่นเช่นนี้)
Paul A. Clayton

ขอบคุณอีกครั้ง. นี่เป็นอีกการประเมินค่าใช้จ่ายโดยรวมของกระบวนการผลิต นั่นคือจำเป็นต้องใช้พื้นที่บอร์ดเพิ่มเติม (ในฐานะตัวแทนของทรัพยากรทางกายภาพ) ในการเข้าถึง 6MiB นี้ ฉันจะพยายามประมาณค่านี้จากพื้นที่ที่แคช L3 ใช้และกลับมาหาคุณ
หัวหน้าปีศาจ

2
การใช้พื้นที่ของเซลล์บิตไม่ได้คำนึงถึงการถอดรหัสแถวและค่าใช้จ่ายอื่น ๆ ค่าใช้จ่ายในพื้นที่ของความซ้ำซ้อนสามารถประมาณได้ง่าย ๆ โดยตระหนักว่า 4 จาก 140 subarrays เป็นอะไหล่ (น้อยกว่า 3% ค่าใช้จ่ายเล็กน้อย) โดยไม่สนใจค่าใช้จ่ายในการกำหนดเส้นทางเพิ่มเติม ควรสังเกตว่ามีการขายแคชรุ่น 3MiB L3 ดังนั้นผลตอบแทนสำหรับรุ่น 6MiB จึงต่ำกว่า (ฉันเดาว่าการใช้ทรานซิสเตอร์ที่มีขนาดใหญ่กว่าขนาดต่ำสุดสำหรับเซลล์ SRAM สำหรับการรั่วไหลที่ต่ำกว่าก็อาจลดอัตราข้อบกพร่องที่มีประสิทธิภาพเล็กน้อย) 136 subarrays ที่ใช้แล้วหมายถึง 8 สำหรับ ECC (6 +% ค่าใช้จ่าย)
Paul A. Clayton

คำตอบ:


1

ไม่มีผู้ผลิตจะไม่เคยปล่อยข้อมูลผลผลิตจนกว่าพวกเขาจะต้องมีเหตุผลบางอย่าง ถือว่าเป็นความลับทางการค้า ดังนั้นเพื่อตอบคำถามของคุณโดยตรงไม่ได้โฆษณาในอุตสาหกรรม

อย่างไรก็ตามมีวิศวกรจำนวนมากที่มีหน้าที่ในการปรับปรุงปริมาณงานและผลผลิตที่ได้เมื่อสิ้นสุดบรรทัด ซึ่งมักจะประกอบด้วยการใช้เทคนิคเช่น binning และ block redundancy เพื่อทำให้การสูญเสียฟังก์ชันบรรทัดเพียงพอที่จะขายได้ ความซ้ำซ้อนของบล็อกถูกนำมาใช้อย่างแน่นอนในปัจจุบัน มันค่อนข้างง่ายในการวิเคราะห์:

(บล็อกที่ล้มเหลวต่อชิ้นส่วน) / (บล็อกต่อชิ้นส่วน) * (บล็อกที่ล้มเหลวต่อชิ้นส่วน) / (บล็อกต่อชิ้นส่วน)

นั่นจะทำให้คุณมีโอกาสเป็นไปได้ที่บล็อกคู่ขนานจะล้มเหลว ฉันสงสัยว่าคุณจะได้รับผลตอบแทนต่ำถึง 70% โดยทั่วไป 90% เป็นอัตราผลตอบแทนขั้นต่ำที่ยอมรับได้


2
ในขณะที่ฉันขอบคุณคำตอบของคุณ @ Paul-a-Clayton ให้ข้อมูลนี้และยังสามารถอ้างถึงสิ่งพิมพ์จริง (โดยเฉพาะ Itanium 2) ในความคิดเห็น นอกจากนี้ในขณะที่มีการกล่าวถึงการบล็อกซ้ำซ้อนในเอกสารเหล่านั้นก็กล่าวว่า "การใช้ subarrays นี้ช่วยเพิ่มประสิทธิภาพการใช้ประโยชน์พื้นที่ดายโดยไม่ จำกัด แผนพื้นแกนหลัก" โดยไม่ต้องพูดถึงความทนทานต่อความผิดพลาด หากคุณมีเอกสารที่เสนอบล็อกการทำซ้ำซ้อนโดยเฉพาะเพื่อเป็นเครื่องมือในการจัดการกับข้อผิดพลาดพวกเขาจะได้รับการชื่นชมอย่างมาก
หัวหน้าปีศาจ
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.