การจับคู่ความต้านทานและความกว้างการติดตามขนาดใหญ่

ขณะนี้ฉันกำลังทำงานกับการออกแบบที่หนึ่งในไอซีของฉันระบุการใช้ 50 โอห์มติดตาม คำตอบสำหรับคำถามนี้ความต้านทานลักษณะเฉพาะของร่องรอยแสดงให้เห็นว่าจำเป็นต้องมีการติดตาม 120 ล้านครั้งเพื่อให้ได้ความต้านทานนี้

IC มีพื้นที่เหลือเพียง 18.8 ล้านร่องรอยเท่านั้นและนั่นคือไม่มีช่องว่างระหว่างร่องรอย ดังนั้นฉันจะออกแบบจริง ๆ โดยคำนึงถึงความต้านทานติดตามนั้นได้อย่างไร เห็นได้ชัดว่าฉันสามารถลดความหนาของบอร์ดหรือเพิ่มความสูงของทองแดง แต่เพียงบางส่วนและฉันต้องการที่จะประดิษฐ์สำหรับราคาถูกบ้าง วิธีนี้มักจะจัดการกับ?

IC ที่ฉันใช้คือMAX9382ซึ่งสามารถทำงานได้สูงถึง 450 MHz ฉันอาจจะใช้มันประมาณ 400-450 MHz ข้อมูลที่ถูกใช้นั้นเป็นแบบอะนาล็อกในขั้นต้น แต่จะต้องมีข้อ จำกัด อย่างหนักเพื่อให้กลายเป็นดิจิตอลเพื่อใช้กับ IC นั้น

ใช้กองซ้อน 4 ชั้น

การคำนวณความกว้างของการติดตามที่ต้องการนั้นไม่มีจุดหมายเว้นแต่ว่าจะมีระนาบกราวด์ทึบอยู่ใต้นั้นด้วยการออกแบบเลเยอร์ 2 ชั้นคุณอาจจำเป็นต้องติดตามเส้นทางในอีกด้านหนึ่งซึ่งจะทำลายความต้านทานของคุณได้

ที่ 450Mhz คุณควรมีพลังที่ต่อเนื่องและแยกพลังงานอย่างเหมาะสม สิ่งนี้จะปรับปรุงประสิทธิภาพของเสียงรบกวนปัญหา EMI ช่วยให้คุณควบคุมอิมพิแดนซ์ได้ดีขึ้น ฯลฯ การติดบอร์ด 4 เลเยอร์นั้นไม่ได้แพงไปกว่าเลเยอร์ 2 มากนัก

ใช้ 4 เลเยอร์เช่น:

>----------------Signal 1
8.3 mil
>----------------Ground
39 mil
>----------------Power
8.3 mil
>----------------Signal 2

ระยะห่างอาจเปลี่ยนแปลงได้เล็กน้อยตามความหนาของทองแดงที่คุณเลือก

นั่นจะให้อะไรประมาณ 10-20mil สำหรับการติดตาม 50ohm ของคุณบนสัญญาณ 1/2 ขึ้นอยู่กับความหนาของอิเล็กทริกและทองแดงในเลเยอร์สัญญาณ

คุณไม่ต้องกังวลกับความต้านทานของร่องรอย PCB ที่สั้นมากซึ่งเป็นส่วนหนึ่งของการติดตามที่ยาวขึ้น ดังนั้นคุณจะมีร่องรอยที่บางลงถัดจากชิป แต่ถ้าการติดตามต้องไปในระยะทางใด ๆ คุณต้องปรับความหนาของการติดตามตามที่ได้รับจากชิป คุณเพียงแค่ "ปัดความกว้างของรอยออกไปจากชิป" นั่นคือสิ่งที่ฉันเห็นมาตลอด

นี่ไม่ต่างจากคอนเนคเตอร์ของสายส่งใด ๆ ความต้านทานขององค์ประกอบสั้นอาจจะน้อยกว่าเล็กน้อย แต่มันก็เล็กน้อยเมื่อเทียบกับสายส่งโดยรวม

บ่อยครั้งที่มีร่องรอยกว้างมากเกินไปอาจทำให้เกิดปัญหากับความจุของร่องรอย การทำให้รอยที่บางลงจะลดความจุ แน่นอนว่าการมีร่องรอยทินเนอร์ทำให้ความต้านทานหมดไป

หาก PCB stackup ทำแตกต่างกันโดยที่สัญญาณเลเยอร์อยู่ใกล้กับระนาบพลังงาน / gnd จากนั้นร่องรอยอาจจะบางลงในขณะที่ยังมีอิมพีแดนซ์ที่เหมาะสม บน PCB หลายชั้นจะทำงานได้ก็ต่อเมื่อสัญญาณยังอยู่ในเลเยอร์ชั้นในด้วย - ทำให้ยากที่จะมีอิมพิแดนซ์และความจุที่เหมาะสมบนชั้นนอก

ผลลัพธ์ที่ได้คือว่ามันคือการประนีประนอม ฉันมักจะเรียกใช้สัญญาณเหล่านั้นบนเลเยอร์ด้านในด้วย PCB stackup ที่ได้รับการปรับปรุง - แต่จากนั้นให้ติดตามร่องรอยที่ผอมและสั้นมากเมื่อมันต้องไปที่ชั้นนอกเพื่อไปยังชิป

บน PCB 2 เลเยอร์มันยากมากที่จะมีอิมพิแดนซ์ที่เหมาะสมสำหรับร่องรอยแคบ ๆ - ดังนั้นฉันมักจะไม่รำคาญ หากความต้านทานเป็นสิ่งสำคัญฉันจะไปอย่างน้อย 4 ชั้น PCB

คุณสามารถกำหนดเส้นทางการอ้างอิงอ้างอิงที่อยู่ติดกันพร้อมกับสัญญาณของคุณได้หรือไม่? ฉันได้รับการบอกว่าแฝดสามที่กำหนดเส้นทางหรือแม้กระทั่ง quints หากคุณไม่สามารถใส่แฝดสามได้ ฯลฯ บางครั้งก็สามารถทำงานได้ในสถานการณ์เช่นคุณถ้าคุณไม่มีระนาบปิดเพื่ออ้างอิง หากคุณมีคู่ต่างกันอาจเป็นรูปสี่เหลี่ยมมากกว่าโดยมีการอ้างอิง / ส่งคืนที่อยู่ติดกันทั้งสองด้านของคู่ต่าง ผู้ให้คำปรึกษาคนเดียวกันแนะนำว่าควรใช้สองเลเยอร์บอร์ดเป็นบอร์ดที่ไม่เกี่ยวข้องสองอันเนื่องจากช่องว่างระหว่างเลเยอร์และการอ้างอิง / ส่งคืนที่กำหนดเส้นทางเป็นวิธีที่จะดำเนินการหากไม่สามารถมีเลเยอร์เพิ่มเติมได้

ฉันผิดเกี่ยวกับรูปสี่เหลี่ยมสำหรับคู่ต่าง บันทึกของฉันจากงานนำเสนอที่เกี่ยวข้องบอกว่าจะใช้ triplet โดยมีการอ้างอิงระหว่างสัญญาณทั้งสองของคู่ต่างกัน ยังคงมอง / รอการคำนวณความต้านทานด้วยวิธีนี้ ฉันบอกว่าเขากำลังมองหาหนังสือ RF / ไมโครเวฟที่พวกเขาอยู่เขามีจำนวนของพวกเขา

ก่อนอื่นให้ดูว่ามันเป็นความต้องการที่แท้จริงหรือไม่ สิ่งนี้จะต้องถูกเก็บไว้ในระยะใด? หากเป็นสัญญาณความเร็วสูงอย่างจริงจัง (ดูที่อัตราคมเปรียบเทียบกับความยาวของร่องรอย) คุณอาจต้องทำการจำลองบางอย่าง การอ้างอิง Howard และ Johnson ที่อยู่ในคำตอบสำหรับคำถามที่เชื่อมโยงของคุณเป็นแหล่งข้อมูลที่ดีสำหรับสิ่งนี้

หากความต้องการนั้นเป็นจริงคุณต้องทราบว่ามีความอดทนมากเพียงใด (บอร์ดของคุณอาจจะได้รับ +/- 10% ของสิ่งที่คุณขอเท่านั้นดังนั้นให้คำนึงถึงเรื่องนั้นด้วย)

แก้ไข: มองไปที่ส่วนของคุณที่คุณโพสต์ในขณะนี้คุณอยู่ใน "ความต้องการที่แท้จริง"

ขอบ 80ps นั้นค่อนข้างรวดเร็ว! "ความถี่หัวเข่า" ซึ่งค่าฮาร์มอนิกเริ่มลดลงอย่างรวดเร็วนั้นสูงกว่า 6GHz สมมติว่าความล่าช้าในการแพร่กระจายอยู่ที่ 66% ของความเร็วแสง 80ps คือ 16 มม. กฎของหัวแม่มือคือสิ่งที่ยาวกว่า 1 / 4-1 / 6 ของเวลาการเปลี่ยนแปลงจะต้องได้รับการปฏิบัติเหมือนสายส่งซึ่งหมายถึงร่องรอยใด ๆ ที่ยาวกว่าไม่กี่มิลลิเมตร!

ฉันลังเลที่จะลองสิ่งนี้บนกระดาน 2 ชั้นเหนือความแตกต่างใด ๆ โดยไม่ต้องทำการจำลอง

คุณอาจจะต้องไปหลายเลเยอร์เพื่อให้ระนาบอ้างอิงใกล้ชิดกับร่องรอยมากขึ้นซึ่งจะทำให้ร่องรอยบางกว่านั้นเป็นไปตามข้อกำหนดอิมพีแดนซ์ (แก้ไข: ตามที่ระบุไว้ในความคิดเห็นที่คุณสามารถทำได้ใน 2 ชั้น แต่คุณจะมีบอร์ดที่บางจริงๆ !)

หรือคุณอาจสร้างโครงสร้างคลื่นนำคลื่น coplanar ใน 2 ชั้นซึ่งสามารถให้ความต้านทานที่คุณกำลังมองหา หรืออาจเพิ่มความต้านทานการเลิกจ้างซึ่งหมายถึงการเปลี่ยนอิมพิแดนซ์การจับคู่เพื่อให้ตรงกันซึ่งหมายถึงการติดตามทินเนอร์ที่บางลง AppCADสามารถช่วยคุณเล่นกับพารามิเตอร์สำหรับตัวเลือกเหล่านี้

ฟังดูน่าสนุก :)