เหตุใดจึงเป็นกรณีที่รางเชิงลบสำหรับ IC ต้องการความจุ decoupling มากกว่า (มี PSRR ที่ต่ำกว่า) มากกว่ารางบวก


10

ว่าหลักฐานในคำถามที่ดูเหมือนว่าจะสามารถดูได้จากแหล่งต่าง ๆ รวมไปถึง:

  • การเปรียบเทียบเอกสารข้อมูลของโคลนต่างๆของ LM317 และ LM337 (มากเกินไปที่จะแสดง แต่โดยทั่วไปแล้วเอกสารข้อมูลทางเทคนิคสำหรับหลังแนะนำให้แยกส่วนเพิ่มเติมในอินพุต, เกี่ยวกับลำดับความสำคัญมากกว่าอดีตเช่นแผ่นข้อมูลของ TI สำหรับ LM317แนะนำอินพุต 0.1uF / บายพาสอุปทานในขณะที่หนึ่งสำหรับ LM337แนะนำ 1uF สำหรับเดียวกัน)
  • ที่เกี่ยวข้องกับข้างต้นแผ่นข้อมูล TI สำหรับ uA78xxมีแผนผังแหล่งจ่ายไฟแบบแยกซึ่ง decoupling สำหรับตัวควบคุมเชิงบวกน้อยกว่าค่าลบ นี่คือการทำซ้ำด้านล่าง

ป้อนคำอธิบายรูปภาพที่นี่

  • analog appnote MT-101แสดง PSRR ที่แย่กว่าสำหรับพินเชิงลบมากกว่าพินบวก:

ป้อนคำอธิบายรูปภาพที่นี่

ดังนั้นคำถามคือทำไมความไม่สมดุลนี้มักเกิดขึ้น

คำตอบ:


13

สิ่งนี้เป็นจริงเพราะ LM7815 มีความเสถียรกับความจุเอาต์พุตใด ๆ - ตัวเก็บประจุอยู่ตรงนั้นเพื่อลดความต้านทานเอาต์พุตที่ความถี่สูง Vout มาจากตัวส่งของ NPN pass transistor

ป้อนคำอธิบายรูปภาพที่นี่

LM7915 นั้นทำด้วยกระบวนการเซมิคอนดักเตอร์ที่คล้ายกัน แต่ต้องสร้างแรงดันเอาต์พุตเชิงลบ Vout มาจากนักสะสมของ NPN pass transistor มันไม่เสถียรหากไม่มีตัวเก็บประจุขนาดใหญ่ในเอาต์พุต ด้วยแรงดันลบเพียง 100nF ทำให้มีแนวโน้มที่จะแกว่งไปมาภายใต้เงื่อนไขบางอย่าง

ป้อนคำอธิบายรูปภาพที่นี่

LM78xx ป้อนคำอธิบายรูปภาพที่นี่

LM79xx ป้อนคำอธิบายรูปภาพที่นี่


เท่าที่AD8099ดำเนินไปมันอาจจะเกี่ยวข้องกับตัวเก็บประจุชดเชย (ภายใน) ที่เชื่อมต่อกับแหล่งจ่ายไฟเชิงลบ Op-amps ไม่มีหมุดภาคพื้นดินโดยทั่วไป

ดังนั้นการเปลี่ยนแปลงของขาจ่ายเชิงลบใด ๆ ที่สัมพันธ์กับ 'กราวด์' จะถูกรวมเข้ากับแอมป์

ป้อนคำอธิบายรูปภาพที่นี่

สิ่งที่ดูเหมือนจะเป็นลวดลายนั้นจริง ๆ แล้วมาจากสาเหตุหลักสองประการ


+1 สำหรับค่าตอบแทนระหว่างบางที่และ Vss ฉันคิดว่าคุณควรจะต้องจ่ายค่าชดเชยสำหรับแอมป์สองสเตปดังนั้นฝาปิดจึงเชื่อมต่อระหว่างโหนความแรงต่ำทั้งสองที่เกี่ยวข้องกับสเตจ แล้วทำไมคุณไม่แบ่งระหว่าง Vdd และ Vss ออกมาล่ะ? พื้นที่จะเหมือนกันมากบางที psrr 'โดยรวม' บางตัวอาจลดลงบ้าง?
Vladimir Cravero

หายากที่จะเห็นแผนงานเต็มรูปแบบเกี่ยวกับ op-amps ที่ทันสมัย บน LM324 ดูเหมือนว่ามันอาจจะเห็น Vcc มากกว่า แต่ PSRR ไม่ได้ระบุแยกต่างหากสำหรับค่าบวกและค่าลบ
Spehro Pefhany

นี่เป็นหนึ่งในคำตอบที่ให้แสงสว่างมากที่สุดที่ฉันได้อ่านมาเป็นเวลานาน ขอขอบคุณที่เพิ่มเรื่องไม่สำคัญที่มีคุณภาพสูงให้กับฉันเต็มหัวแล้ว ฉันเกือบสงสัยว่าเหตุผลสำหรับ vReg แต่เหตุผล OpAmp นั้นบอบบาง
KalleMP

6

มันเกิดขึ้นเพราะอุปกรณ์เซมิคอนดักเตอร์ตัวเองไม่สมมาตรอย่างสมบูรณ์ อุปกรณ์ที่ใช้ "หลุม" เป็นตัวให้บริการหลักในการชาร์จ (PNP BJTs และ P-channel FETs) โดยทั่วไปจะมีประสิทธิภาพที่ต่ำกว่าอุปกรณ์ที่ใช้อิเล็กตรอน สิ่งนี้แสดงให้เห็นว่าเวลาเปลี่ยนช้าลงเล็กน้อยและความต้านทานสูงขึ้น สิ่งนี้สามารถชดเชยได้บ้างโดยการเพิ่มมิติทางกายภาพด้วยวิธีการบางอย่าง แต่จากนั้นสิ่งนี้นำไปสู่

ในกรณีของหน่วยงานกำกับดูแล 3 ขั้วแนวทางที่ง่าย ๆ ก็คือ "กลับด้าน" วงจรของการออกแบบเชิงบวกเพื่อสร้างการออกแบบเชิงลบกลับขั้วไฟฟ้าแรงดันทั้งหมดและสลับทรานซิสเตอร์ NPN และ PNP ตลอด รวมถึงทรานซิสเตอร์พาสหลัก อย่างไรก็ตามสิ่งนี้ทำงานได้ไม่ดีนักดังนั้นจึงต้องพัฒนาโทโพโลยีวงจรที่แตกต่างอย่างสิ้นเชิง (โดยใช้ทรานซิสเตอร์ NPN เป็นส่วนใหญ่) และลักษณะความเสถียรของมันก็ค่อนข้างแตกต่างกัน

สำหรับ opamps คุณต้องดูแผนผังภายในของอุปกรณ์เฉพาะเพื่อทำความเข้าใจรายละเอียด

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.