ตัวเก็บประจุแยกตัวที่ชั้นล่างสุด?

ฉันใช้ตัวเก็บประจุ 0.01 uF decoupling ในแพคเกจ 0805 , ในแต่ละ V _ซีซี / GND คู่ของฉันCPLDs ดังนั้นประมาณแปดตัวเก็บประจุทั้งหมด) ฉันคิดว่ามันง่ายขึ้นเล็กน้อยไปยังเส้นทางที่คณะกรรมการถ้าตัวเก็บประจุ decoupling ถูกวางไว้บนชั้นล่างและเชื่อมต่อกับวี_ซีซีและหมุด GND ของ CPLD / การใช้ MCU แวะ

นี่เป็นวิธีปฏิบัติที่ดีหรือไม่? ฉันเข้าใจจุดมุ่งหมายคือการลดการวนรอบปัจจุบันระหว่างชิปและตัวเก็บประจุ

ชั้นล่างของฉันยังทำหน้าที่เป็นระนาบกราวด์ (มันเป็นบอร์ดสองชั้นดังนั้นฉันไม่มีเครื่องบิน_ซีซี V ) และดังนั้นฉันจึงไม่จำเป็นต้องเชื่อมต่อพินกราวด์ของตัวเก็บประจุโดยใช้จุดแวะ เห็นได้ชัดว่าพิน GND ของชิปนั้นเชื่อมต่อโดยใช้ผ่าน นี่คือภาพที่แสดงสิ่งที่ดีกว่านี้:

เส้นหนาที่เข้าหาตัวเก็บประจุคือ V _cc (3.3 V) และเชื่อมต่อกับรอยหนาอื่นที่มาจากแหล่งพลังงานโดยตรง ฉันให้ V _ซีซีกับตัวเก็บประจุทั้งหมดด้วยวิธีนี้ เป็นการดีหรือไม่ที่จะเชื่อมต่อตัวเก็บประจุตัวแยกสัญญาณทั้งหมดด้วยวิธีดังกล่าวหรือฉันจะประสบปัญหาตามท้องถนน?

อีกทางเลือกหนึ่งที่ฉันเคยเห็นการใช้คือมีร่องรอยเดียวสำหรับ V _ccและอีกอย่างสำหรับ GND ที่ทำงานจากแหล่งพลังงาน ตัวเก็บประจุแยกตัวจากนั้น 'แตะ' ลงในร่องรอยเหล่านั้น ฉันสังเกตเห็นว่าในวิธีการนั้นไม่มีระนาบกราวด์ - มีเพียงร่องรอยความหนา V _ccและ GND ที่วิ่งจากจุดเดียว วิธีการเช่นเดียวกับ V _CCของฉันอธิบายไว้ในย่อหน้าก่อนหน้า แต่ก็ใช้กับ GND ด้วย

วิธีใดจะดีกว่า

รูปที่ 2

รูปที่ 3

นี่คือภาพเพิ่มเติมของตัวเก็บประจุแยก ฉันคิดว่าสิ่งที่ดีที่สุดคือสิ่งที่ตัวเก็บประจุอยู่ที่ชั้นบนสุด - คุณเห็นด้วยไหม?

เห็นได้ชัดว่าฉันต้องการ PIN ผ่านทาง GND ถ้าต้องการให้เชื่อมต่อกับระนาบกราวด์ เกี่ยวกับค่านั้นมีการระบุ 0.001 uF ถึง 0.1 uF ในเอกสารของ Alteraดังนั้นฉันจึงตัดสินที่ 0.01 uF โชคไม่ดีแม้ว่าฉันจะตั้งข้อสังเกตว่าจิตใจฉันจะต้องมีตัวเก็บประจุอื่นที่น้อยกว่า 3 ซม. ฉันจำไม่ได้ว่าจะใช้มันในแผนผัง จากคำแนะนำที่นี่ฉันจะเพิ่มตัวเก็บประจุ 1 uF ขนานกับคู่ Vdd / GND แต่ละคู่

เกี่ยวกับพลังงาน - ฉันจะใช้ 100 องค์ประกอบตรรกะสำหรับการลงทะเบียนกะ 100 บิต ความถี่ของการดำเนินการส่วนใหญ่ขึ้นอยู่กับอินเตอร์เฟส SPI ของ MCU ที่ฉันจะใช้เพื่ออ่าน shift register ฉันจะใช้ความถี่ที่ช้าที่สุดที่ AVR Mega 128L อนุญาตให้ใช้กับ SPI (เช่น 62.5 kHz) ไมโครคอนโทรลเลอร์จะอยู่ที่ 8 MHz โดยใช้ออสซิลเลเตอร์ภายใน

อ่านคำตอบด้านล่างตอนนี้ฉันค่อนข้างกังวลเกี่ยวกับระนาบพื้นของฉัน ถ้าฉันเข้าใจคำตอบของแลงฉันไม่ควรเชื่อมต่อพิน GND ของตัวเก็บประจุแต่ละตัวกับระนาบกราวด์ ฉันควรเชื่อมต่อหมุด GND กับ GND หลักสุทธิที่ชั้นบนสุดแล้วเชื่อมต่อเครือข่าย GND นั้นกับการกลับมาหลัก ฉันแก้ไขที่นี่หรือไม่

หากเป็นกรณีนี้ฉันควรมีระนาบกราวด์หรือไม่? ชิปอื่น ๆ เท่านั้นบนบอร์ดคือ MCU และ CLPD อื่น (อุปกรณ์เดียวกัน) นอกเหนือจากนั้นมันเป็นเพียงส่วนหัวตัวเชื่อมต่อและองค์ประกอบแบบพาสซีฟ

นี่คือ CPLD ด้วย 1 ตัวเก็บประจุ uF และดาวเครือข่ายวีซีซี มันดูเหมือนการออกแบบที่ดีกว่าหรือไม่?

ความกังวลของฉันตอนนี้คือจุดดาว (หรือพื้นที่) จะไปรบกวนระนาบพื้นเนื่องจากพวกมันอยู่ในชั้นเดียวกัน โปรดทราบว่าฉันกำลังเชื่อมต่อ V _ccไปยังขาตัวเก็บประจุขนาดใหญ่กว่าของ V _cc สิ่งนี้ดีหรือฉันควรเชื่อมต่อ V _ccเข้ากับตัวเก็บประจุแต่ละตัว

โอ้และโปรดอย่ารังเกียจการติดฉลากตัวเก็บประจุแบบไร้เหตุผล ฉันจะแก้ไขมันตอนนี้

อย่างน้อยสำหรับตัวเก็บประจุนี้คุณดูเหมือนจะสามารถวางไว้บนชั้นบนสุด ถ้าคุณจะวางไว้ตรงพิกัดเดียวกันคุณจะลดระยะห่างระหว่าง cap และ IC pins อย่างน้อย 80% (คุณต้องคำนวณความหนาของ PCB ด้วย) แน่นอนฉันจะพยายามทำเช่นนั้น คุณสามารถขยับได้ใกล้ขึ้นอีกนิด อย่าฟังรัสเซล :-) เมื่อเขาบอกว่ามันไม่ได้สร้างความแตกต่างถ้าคุณต้องการผ่าน มันคือระยะห่างระหว่างหมวกกับหมุดที่นับ นอกจากนี้ขึ้นอยู่กับพลังของ CPLD ที่ต้องการ 10nF อาจจะเล็กไปหน่อย แต่นี่อาจเป็นปัญหาสำหรับ FPGA มากกว่า CPLD ขึ้นอยู่กับจำนวนประตูและความถี่สัญญาณนาฬิกา แต่ถึงกระนั้นเมื่อฉันใช้ฝา 10nF ฉันวาง 1$V_{DD}/V_{SS}$
$\mu$ฝาปิดแบบขนานพร้อมกับ 10nF ที่อยู่ใกล้กับหมุดมากที่สุด
เดซี่ผูกมัดโหลดของคุณในการติดตามพลังงานเดียวไม่ได้เป็นความคิดที่ดี แทนที่จะทำจุดจ่ายไฟของแหล่งจ่ายไฟให้เป็นจุดดาวแล้วเชื่อมต่ออุปกรณ์ต่าง ๆ ของคุณตามรอยต่าง ๆ แต่ละตัวมีการแยกตัวเองออก

แก้ไข
ภาพหน้าจอที่สามของคุณดีที่สุดแน่นอน decoupling-wise (ฉันจะปล่อยให้ร่องรอยตกต่ำลงไป) ฉันเห็นว่าไม่มีปัญหากับระนาบกราวด์ อย่าวางผ่านระหว่างหมวกกับหมุด CPLD ระยะทาง caps-CPLD ควรสั้นมากถ้าเป็นไปได้ก็ยิ่งสั้น! :-)

แก้ไข 2
ผมไม่ได้ให้ความสนใจกับแพคเกจแรก แต่ภาพหน้าจอที่สี่ของคุณทำให้มันชัดเจน: แพคเกจแคปของคุณเป็นอย่างมาก ฉันเห็นมาร์คทำบันทึกเกี่ยวกับเรื่องนี้ด้วยและฉันเห็นด้วยกับเขา: เปลี่ยนเป็นขนาดที่เล็กกว่า 0402 เป็นมาตรฐานที่ค่อนข้างดีในทุกวันนี้และร้านประกอบ PCB ของคุณอาจทำ 0201 ได้เช่นกัน ( AVXมี 10nF X7R ในแพ็คเกจ 0201) แพ็คเกจขนาดเล็กจะช่วยให้คุณวางตัวเก็บประจุใกล้กับ IC แต่ยังคงมีที่ว่างสำหรับร่องรอยข้างเคียง

อ่านเพิ่มเติมการ
เลือกตัวเก็บประจุ MLC สำหรับการใช้งานบายพาส / ดีคัปปลิ้ง เอกสาร AVX
ใช้ตัวเก็บประจุแบบแยกส่วน เอกสาร Cypress

ฉันยอมรับว่าโดยทั่วไปแล้วมันไม่ใช่เรื่องใหญ่หากวางบายพาสแคปไว้ที่อีกด้านหนึ่งของบอร์ดจากชิปที่พวกเขากำลังบายพาส ด้วยแพ็คเกจ BGA นี่เป็นวิธีเดียวที่จะหลีกเลี่ยงคู่พลังงาน / กราวด์บางคู่ จุดคือเพื่อลดการวนรอบหมวกบายพาส หากวิธีที่ดีที่สุดในการบรรลุเป้าหมายนั่นคือการใส่บายพาสหมวกไว้ใต้ชิปแสดงว่าไม่เป็นไร

อย่างไรก็ตามในกรณีของคุณมันไม่มีเหตุผล คุณไม่มีสิ่งใดบนเลเยอร์ด้านบนที่ฝาครอบจะเป็นเช่นนั้นดังนั้นให้เชื่อมต่อโดยตรงกับพินและเพิ่มผ่านเข้าไปที่ชั้นกราวด์

มีอีกเหตุผลหนึ่งที่ฉันไม่ชอบรูปแบบของคุณที่เป็นอิสระจากการเลี่ยงผ่าน คุณกำลังเรียกใช้การเชื่อมต่อระหว่างพินกราวน์ชิปและด้านกราวด์ของฝาบายพาสที่ผ่านระนาบกราวด์หลัก ตอนนี้คุณมีเสาอากาศปะกลางเลี้ยงแทนที่จะเป็นระนาบกราวด์ พยายามทำให้กระแสความถี่สูงออกจากระนาบกราวด์ ตรวจสอบให้แน่ใจว่าลูประหว่างชิปและฝาบายพาสสั้นที่สุดเท่าที่คุณสามารถทำได้อย่างสมเหตุสมผลจากนั้นเชื่อมต่อส่วนกราวด์ของลูปนั้นกับลูปหลักสุทธิในที่เดียว เช่นเดียวกันสำหรับส่วนพลังงานของลูป ที่ทำให้กระแสความถี่สูงยังคงมีอยู่ในขณะที่ยังให้การเชื่อมต่อที่ดีและพลังงาน สิ่งนี้ไม่สำคัญว่าจะต้องผ่านไป แต่สำคัญสำหรับการปล่อย RF

เป้าหมาย (ดังที่คุณทราบ) คือการให้ความต้านทานต่ำที่สุดเท่าที่จะเป็นไปได้ระหว่างพลังกับพื้นดังนั้นควรรักษาร่องรอย (จากพินไปสู่ตัวเก็บประจุ) ให้สั้นที่สุดเท่าที่จะทำได้ บอร์ดเลเยอร์ 4 หรือมากกว่านั้นง่ายกว่ามากในการบรรลุประสิทธิภาพความถี่สูงด้วย แต่ด้วยความระมัดระวังสามารถทำได้บนบอร์ด 2 ชั้น

ฉันได้ทำบอร์ดทดสอบ FPGA สองชั้นค่อนข้างน้อยและใช้วิธีการที่สตีเว่นกล่าวถึงด้วยฝาปิดและร่องรอยบนชั้นเดียวกัน - โดยปกติฉันจะใช้ 100nF และ 10nF ติดกับแต่ละชุดพินพาวเวอร์ (ใกล้เคียงที่สุด 10nF) ถึงพิน) ด้วย 1uF และ 10uF เพิ่มเติม

หากคุณใช้จุดแวะในการออกแบบด้านบนดังนั้นสิ่งแรกที่พบคือร่องรอยตัวเก็บประจุไม่ใช่จุดแวะ (เช่นที่กล่าวถึงข้างต้น แต่ด้วยจุดแวะ) ดังนั้นในการออกแบบด้านบนของคุณหากคุณมีแผ่นตัวเก็บประจุระหว่างหมุด จุดแวะและด้านขวาถัดจากจุดแวะ (เช่นไม่มีร่องรอยเช่นผ่านเป็นส่วนเสริมของแผ่น) จากนั้นคุณสร้างห่วงเล็ก ๆ เท่าที่จะทำได้ หากคุณมีฝาปิดที่ด้านล่าง (โดยทั่วไปจะมี "ใต้" IC ที่มี vias ถึงระนาบกราวด์ / ระนาบพาวเวอร์) จากนั้นให้ใช้เส้นทางที่สั้นมากในการผ่านจากพินแล้วหมวกติดกับอีกอัน ด้าน

การลดความต้านทานลงบนแบนด์วิดท์กว้างเป็นสิ่งสำคัญ ตัวเก็บประจุที่มีค่าต่างกันจะมี SRF ที่แตกต่างกัน (ความถี่พ้องในตัวเอง) โดยทั่วไปแล้วฝาที่ใหญ่กว่าก็จะยิ่ง SRF ต่ำลง ดังนั้นการวางตำแหน่งเช่น 2 x 1uF, 4 x 100nF, 8 x 10nF บนราง CPLD / FPGA ของคุณจะช่วยให้ได้สิ่งนี้ หากคุณดูที่แอพผู้ขายบันทึกหรือวงจร dev บอร์ดคุณควรเห็นระบบ decoupling ค่อนข้างคล้ายกับที่อธิบายไว้ข้างต้น

นี่คือตัวอย่างของตัวเก็บประจุความต้านทานมากกว่าความถี่ (จากเอกสาร TI ):

หมวกที่อยู่ด้านบนหรือด้านล่างไม่ทำให้เกิดความแตกต่างหากคุณต้องใช้ทั้งสองวิธี

ในกรณีนี้ฝาครอบด้านล่างจะดีเพราะคุณได้รับการเชื่อมต่อโลกโดยตรงและการใช้ผ่านหรือเทียบเท่าไม่สามารถหลีกเลี่ยงได้

แต่คุณบอกว่าคุณเข้าใจว่าจุดมุ่งหมายคือการลดการวนซ้ำระหว่างชิปและฝาปิด - จากนั้นคุณทำสิ่งที่ไม่จำเป็น มันไม่ใหญ่มาก แต่มันใหญ่กว่าที่มันควรจะเป็น คุณเรียกใช้จากฝาปิดภายใต้แผ่นอิเล็กโทรด IC ไปทางผ่านแล้วกลับไปที่แผ่นอิเล็กโทรด IC อีกครั้ง คุณสามารถใส่ผ่านทางด้านนอกของ IC ถัดจากฝาครอบเพื่อให้ yoi มีประมาณศูนย์วนระหว่าง cap และ IC หรืออาจจะดีกว่าให้ใส่หมวกไว้ใต้ IC ทั้งด้านล่าง vias ดังที่นี่หรือไฟฟ้า เหนือสิ่งอื่นใด n = เลื่อนจุดแวะลงบ้างแล้ววางฝาปิดให้ตรงกับจุดที่แทร็กไปยัง IC ตรงตามจุดประสงค์เพื่อให้เกิดการวนซ้ำน้อยที่สุด

มันสำคัญไหม - ค่อนข้างเป็นไปไม่ได้ แต่ถ้าคุณสามารถยึดฝากับ IC pins ในราคาประมาณศูนย์ก็ทำได้ดี

มีปัญหาร้ายแรงที่อาจเกิดขึ้น:

คุณถามเกี่ยวกับการกระจาย VCC / Gnd โดยใช้แทร็ค / แทร็กหรือแทร็กกราวนด์แทร็ก
ของแทร็ก / กราวด์เพลนเหล่านี้อาจจะดีกว่าเนื่องจากมันสามารถช่วยลดความต้านทานของพื้นดินได้ แต่ "สล็อต" ที่แทร็กที่ตัดด้านล่างผ่าน "แนวนอน" ของพื้นราบอาจทำให้เกิดปัญหามาก ดังที่แสดงไว้คุณมีเสาอากาศเล็ก ๆ ที่แผ่คลื่นได้ดีในช่องเสียบที่ชั้นล่าง มันทำงานจาก IC + ทางซ้ายมือผ่านจากนั้นในช่องเสียบไปที่หมวก + ve นั่นอาจเป็นห่วงการเชื่อมต่อที่มีประโยชน์ที่ความเร็วไม่กี่ร้อย MHz

ที่อื่นคุณอาจใช้ + ve ในแทร็กด้านบนข้ามสล็อตเครื่องบินภาคพื้นดินแล้วเชื่อมต่อกับจุดระยะไกล (พูดว่า IC + ve) และเชื่อมต่อ IC พินกราวด์กับระนาบกราวน์ที่ IC กระแสจะไหลผ่านแทร็กด้านบนข้ามสล็อตเข้า IC ออกถ้า IC gnd pin ลงสู่กราวด์กราวด์ผ่าน gp ไปยังแหล่งจ่ายไฟ แต่พบกับช่องระหว่างทาง ในการรับรอบสล็อตมันจะเดินทางไปด้านข้างไปยังเส้นทางอิมพีแดนซ์ต่ำที่เหมาะสมรอบ ๆ สล็อตจากนั้นกลับสู่ใต้แทร็คชั้นนำและระหว่างทาง กระแสไหลกราวด์ตามแนวด้านข้างและรอบสล็อตทำให้เครื่องส่งสัญญาณ UHF ดีมาก และก็อาจทำหน้าที่เป็นผู้รับ

บางคนต้องออกแบบสิ่งเหล่านี้ใน - คุณสามารถมีได้ฟรี :-(

ใบสมัคร Freescale - เสาอากาศในตัวขนาดกะทัดรัด พูดว่า:

กรณีที่เลวร้ายที่สุดคุณอาจจะดีกว่าด้วยสองแทร็คชั้นนำสำหรับภาคพื้นดินและ V + หากคุณสามารถปรับสมดุลเส้นทางให้กับแต่ละแทร็กและลดการแยกแทร็กแทร็กในทุกจุด การกระจายตัวของดาวนั้นดีที่สุดถ้าทำได้ ในกรณีที่คุณไม่สามารถหลีกเลี่ยงฟีดได้หลายตัวในแทร็กพาวเวอร์ซัพพลายหนึ่งให้แน่ใจว่าสัญญาณที่วางในคู่แทร็กโดยส่วนประกอบในตำแหน่งเดียวจะไม่ส่งผลกระทบต่อผู้อื่นในแทร็กเดียวกัน โมฆะในทุกค่าใช้จ่ายที่มีเส้นทางพาวเวอร์ซัพพลายที่ติดตามได้หลายเส้นทางไปยังแหล่งพลังงานเดียว ในอุดมคติที่คลาสสิกและไม่ค่อยจะมีระบบที่สามารถใช้งานได้จริงทุกฟีดกำลังอยู่ในการจัดเรียงดาวเข้าร่วมที่แหล่งจ่ายไฟเท่านั้น

หากคุณวางแคปไว้ที่ด้านล่างบอร์ดจะต้องมีการเพิ่มเข้าไปในสถานที่รับและเตาอบ reflow นี่จะเป็นการเพิ่มต้นทุนให้กับบอร์ดที่เสร็จแล้ว

ค่อนข้างปิดหัวข้อ แต่เนื่องจากความต้องการความถี่ของคุณค่อนข้างมากคุณมีตัวเลือกในการลดความแรงของไดรฟ์หรืออัตราการฆ่าของ CPLD ของคุณ (ถ้ารองรับ) ยิ่งการเปลี่ยนแปลงลอจิกยิ่งมีส่วนประกอบความถี่สูงมากขึ้นเท่านั้น อัตราการฆ่าที่ช้ากว่าจะลดการสลับหน้าจอและลดความต้องการในเครือข่ายการแยกสัญญาณของคุณ