ฉันจะพยายามที่จะตอบสั้น ๆ นี้ แต่เป็นทรัพยากรที่ดีสำหรับประเภทของคำถามนี้คือเอริค Bogatin ของสัญญาณและ Power Integrity - Simpified
คุณได้ระบุและอธิบายโปรโตคอลความเร็วสูงหลายอย่างที่มีอัตราขอบสัญญาณในช่วงหลายร้อย picosecond สิ่งที่หมายถึงนี้ก็คือร่องรอยแม้เพียงไม่กี่นิ้วได้รับการพิจารณาเป็นไฟฟ้ายาวและที่ช่องส่งเหล่านี้จะต้องถูกส่งไปเป็นสายส่ง
ใส่มาก, มากในเวลาสั้น ๆ นำเสนอสายส่งที่มีความต้านทานที่รู้กันว่าคนขับรถความเร็วสูง (transceiver อนุกรมอินพุต / เอาต์พุตของ SerDes) ที่ช่วยให้การส่งข้อมูลข้ามเส้นว่าไม่มีการสะท้อนสัญญาณ deletrious ที่สามารถรบกวนการสื่อสารที่ประสบความสำเร็จ สิ่งนี้สามารถประจักษ์เป็นสัญญาณรบกวน intersymbol (ISI), crosstalk, jitter เพิ่มเติมที่เรนเดอร์ UI (ช่วงเวลาของหน่วย) ใช้ไม่ได้และเอฟเฟกต์อื่น ๆ อีกมากมาย จำได้ว่าโปรโตคอลเหล่านี้บางส่วน (เช่น PCIe) กำลังผลักดันเกินกว่า 8GT / s มากกว่าทองแดงทั่วไปในราคาต่ำ FR-4; เพื่อที่จะทำสิ่งนี้นักออกแบบจะต้องระมัดระวังที่จะทำทุกอย่างเท่าที่ทำได้เพื่อให้เป็นช่องทางที่มีคุณภาพสูงสำหรับการรับส่งข้อมูล
โปรโตคอลที่กำหนด (หรือสเปค) โดยทั่วไปจะแสดงรายการที่ต้องการต้านทานลักษณะ ตัวอย่างเช่น Intel อาจขอร่องรอย PCI Express สำหรับแพลตฟอร์ม Xeon ของพวกเขาจะถูกกำหนดเส้นทางเป็น "100 โอห์มต่างคู่" ซึ่งหมายความว่าพวกเขามีคุณสมบัติและออกแบบตัวรับส่งสัญญาณ PCI Express ของพวกเขาเพื่อคาดหวังว่าสายส่งความต้านทานลักษณะ 100 โอห์มสำหรับการถ่ายโอนข้อมูล USB ทั่วไปต้องใช้ 90 โอห์ม, RS-422 สามารถเป็น 120 โอห์มและอีเธอร์เน็ตคือ 100 โอห์ม ฉันจะไม่เข้าไปในโครงสร้างสายส่งแบบปลายเดี่ยวในโพสต์นี้ แต่ตามที่ระบุไว้ด้านล่างในความคิดเห็นเพื่อลำดับแรกโดยประมาณคุณสามารถพิจารณาแต่ละครึ่งของโครงสร้างด้านล่างนี้เป็นอิมพีแดนซ์ครึ่งคู่
ตอนนี้เพื่อสร้างโครงสร้างสายส่งบน PCB FR-4 แบบเดิม (เพื่อให้สิ่งนี้มีราคาไม่แพง!) เรามีตัวเลือกมากมาย สำหรับร่องรอยต่างเรามีหลายทางเลือก สมมติว่าร่องรอยของคุณอยู่ที่ชั้นบนหรือล่าง - ตัวเลือกที่หนึ่งคือmicrostrip ที่มีขอบคู่ (ภาพที่ฉันมีคือ 'เคลือบ' ซึ่งมีหน้ากากประสานอยู่ด้านบน) ในทางเทคนิคแล้วมีการเคลือบขอบคู่และขอบคู่ พื้นผิวสำหรับตัวเลือกเลเยอร์ด้านบน / ล่าง - สำหรับการทำงาน RF ความถี่สูงจริง ๆ แม้กระทั่งการมีหน้ากากประสานอาจเป็นปัญหา)
ระยะห่างระหว่างระนาบสองเส้นและความกว้างของแต่ละบรรทัดนั้นขึ้นอยู่กับระยะทางไปยังระนาบการส่งคืน PCB fab ของคุณสามารถให้โครงสร้างที่แสดงความต้านทานเป้าหมายได้
สมมติว่าคุณอยู่ในเลเยอร์ด้านใน โครงสร้างที่ใช้ที่นี่เป็นไมโครสตริปฝังตัวแบบขอบ :
เช่นเดียวกับอันแรกอันนี้ก็รวมระยะทางกับระนาบอ้างอิงที่ใกล้ที่สุดด้วย นักออกแบบหลายคนชอบที่จะฝังคู่ความเร็วสูงของพวกเขาลงบนเลเยอร์ภายในเพื่อรับประโยชน์จากการป้องกันฟรีของระนาบทองแดงเพื่อลดการปล่อยรังสี Stripline ออฟเซ็ตแบบ Edge-coupledถูกใช้เมื่อคุณมีชั้นสัญญาณคั่นกลางระหว่างระนาบสองชั้น:
ในการรับโครงสร้างที่แตกต่างเหล่านี้คุณสามารถติดต่อกับโรงผลิต PCB ของคุณและบอกพวกเขาถึงความแตกต่างของอิมพีแดนซ์ที่คุณต้องการ - นี่เป็นส่วนหนึ่งของกระบวนการออกแบบสแต็ค PCB บ้านผลิตใช้วัสดุจริงที่พวกเขาใช้ (ซึ่งมีค่า Er แตกต่างกัน) สำหรับแกนและวัสดุพรี preg และกลับมาหาคุณพร้อมชุดรูปทรงเรขาคณิตเพื่อติดตามในเครื่องมือออกแบบของคุณเช่น ( ไม่ใช่ของจริง) "0.2 มม. ร่องรอยหนาที่มีระยะห่าง 0.15 มม. บนเลเยอร์ 1 และ 8 สำหรับความต้านทาน 100 โอห์ม +/- 10% " จากนั้นคุณป้อนค่าเหล่านี้ลงใน Altium และจะทำให้แน่ใจได้อย่างชาญฉลาดว่าเมื่อคุณกำหนดเส้นทางคู่ที่คุณเรียกว่าเป็นส่วนต่างที่พวกเขาติดตามเรขาคณิต
จากการออกแบบเมื่อคุณสร้าง PCB ของคุณกับร้านค้าของคุณและส่งสแต็กอัพที่ได้รับการออกแบบร่องรอยเหล่านั้นจะส่งผลให้เกิดความต้านทานลักษณะที่ต้องการ คุณควรขอคูปองอิมพิแดนซ์ซึ่งโดยทั่วไปจะเป็นชิ้นส่วนของ PCB ของคุณจากส่วนนอกของอาเรย์ที่มีการสร้างโครงสร้างที่ซ้ำกันของสายส่งและ TDR (ไทม์มิเตอร์โดเมน) ใช้เพื่อให้คุณได้รับจริง สร้างความต้านทาน ความอดทนทั่วไปอยู่ที่ประมาณ10%
การจับคู่ความยาวจะไม่ส่งผลต่ออิมพีแดนซ์ต่างกันและแตกต่างจากโปรโตคอลไปยังโปรโตคอล มีความลาดเอียงภายในคู่ (P ถึง N) และความลาดเอียงระหว่างคู่ / ระหว่างเลน (เช่นจาก PCIe Tx Lane 0 ถึง 1) เอียงซึ่งภายหลังโดยทั่วไปจะทนต่อความไม่ตรงกันมากกว่าเดิม นี่คือสิ่งที่คุณมักจะวิเคราะห์ในตอนท้ายเพื่อเพิ่มเส้นทางคดเคี้ยวหรือคดเคี้ยวเพื่อให้สมาชิกของทั้งคู่ตรงตามข้อกำหนดของผู้ผลิต ฉันใช้สคริปต์ที่ทิ้งความยาวสุทธิดิบไปยัง Excel และจากนั้นการจัดรูปแบบตามเงื่อนไขเพื่อแจ้งให้ฉันทราบว่าฉันกำลังทำอะไรอยู่ในสเป็คการประชุม (redacted บ้าง - นี่คือบอร์ดที่มีโมดูลที่มีการจับคู่ผิดพลาด PCB ผู้ให้บริการที่ผิดพลาด):
และนี่คือตัวอย่างของการตั้งค่า Altium สำหรับคู่ที่แตกต่าง 100 โอห์มตามคำแนะนำของผู้ขายของฉัน:
นี่คือเคล็ดลับอื่น ๆ ที่ฉันเลือกตามวิธีที่อาจช่วยคุณในลำดับที่ไม่:
- ให้ความอดทนต่อการจับคู่ที่ผิดพลาดจากผู้ผลิตให้เริ่มจากการหยุดครึ่งหนึ่งหากเป็นไปได้ ในกรณีเช่น PCI Express ที่คุณมีโฮสต์ PCB และ PCB ผู้ให้บริการนี้ (เรียงลำดับ) นี้แยกความอดทนระหว่างทั้งสอง
- เมื่อสร้างบอร์ดที่มีอิมพีแดนซ์ต่างกันให้ใช้ "D-Codes" ใช้ hundreths หรือหนึ่งในพันหลักในความกว้างของร่องรอยเพื่อแยกความแตกต่างระหว่างอิมพีแดนซ์ที่แตกต่างกัน ตัวอย่างเช่นถ้า 0.20 มม. ถูกเรียกออกมาเป็นความกว้างสำหรับทั้ง 90 โอห์มและ 100 โอห์มฉันจะทำ 90 โอห์ม 0.201 มม. และ 100 โอห์ม 0.202 มม. และเพิ่มบันทึกย่อการประดิษฐ์อธิบายสิ่งที่ฉันทำ วิศวกร CAM สามารถเลือกคู่ได้อย่างง่ายดายโดยใช้ซอฟต์แวร์ของเขาและทำสิ่งที่เขาต้องการ
ดังนั้นก่อนที่คุณจะเริ่มโครงการ PCB ถัดไปของคุณด้วยโปรโตคอล / ข้อกำหนดที่บ่งบอกถึงการติดตามเส้นทางที่แตกต่าง:
- ระบุอิมพีแดนซ์ต่าง ๆ ทั้งหมดที่จะควบคุมและเลเยอร์ใดที่พวกเขาจะเปิด (เช่นเลเยอร์สัญญาณของคุณคืออะไร)
- ติดต่อโรงงานผลิตของคุณด้วยข้อมูลข้างต้นและทำงานร่วมกับพวกเขาเพื่อกำหนดกองซ้อนสำหรับโครงการของคุณและรับรูปทรงเรขาคณิตที่ต้องการ อีกวิธีหนึ่งดังที่ระบุไว้ในความคิดเห็นด้านล่างด้วยวัสดุที่เหมาะสมและข้อมูลอื่น ๆ เครื่องมือ EDA ของคุณอาจสามารถให้รูปทรงเรขาคณิตที่คุณต้องการ
- ตั้งค่าเครื่องมือ CAD ของคุณด้วยกฎที่เหมาะสมโดยยึดตามตัวเลขตั้งแต่ขั้นตอนที่ 2
- กำหนดคลาสสุทธิสำหรับคู่และเส้นทางออกไป!
- ใช้สคริปต์หรือคล้ายกันเพื่อสร้างรายงานที่แสดงการจับคู่ไม่ตรงกันภายใน / คู่ในและไม่ว่าจะอยู่ในข้อมูลจำเพาะหรือไม่