CPU หยุดทำงานอย่างสมบูรณ์เมื่อใช้ DMA หรือไม่

ฉันมีคำถามที่ตรงไปตรงมา แต่ฉันไม่สามารถหาคำตอบได้ทุกที่

บนระบบ Von-Neumann ที่รหัสและข้อมูลอยู่ใน RAM เดียวกัน CPU ต้องดึงคำแนะนำทั้งหมดจากหน่วยความจำ ตอนนี้เพื่อย้ายข้อมูลจำนวนมากระหว่างส่วนประกอบคอมพิวเตอร์มีตัวควบคุมการเข้าถึงหน่วยความจำโดยตรงที่ช่วยให้อุปกรณ์ต่อพ่วงสามารถเข้าถึง RAM ของระบบหลัก

คำถามของฉันคือ: ถ้า DMA อนุญาตให้มีการถ่ายโอนข้อมูล (อาจยาวมาก) ระหว่างฮาร์ดดิสก์และแรมนั่นไม่ได้หมายความว่า CPU ไม่สามารถใช้ RAM ได้ดังนั้นจึงไม่สามารถเรียกคำสั่งต่อไปได้

กล่าวโดยย่อ DMA นั้นหมายถึงการแทนที่โปรเซสเซอร์ที่ทำให้ I / O อ่านและเขียนทั้งหมดเพื่อให้หน่วยประมวลผลว่างสามารถทำสิ่งอื่น ๆ ได้ อย่างไรก็ตามหากไม่สามารถดึงข้อมูลคำแนะนำจาก RAM ได้แสดงว่ายังไม่ได้รับการปลดปล่อย

มีรายละเอียดบางอย่างที่ฉันหายไปที่นี่ไหม?

ขอบคุณ

คุณถูกต้องว่า CPU ไม่สามารถเข้าถึงหน่วยความจำในระหว่างการถ่ายโอน DMA อย่างไรก็ตามมีสองปัจจัยที่ช่วยให้สามารถเข้าถึงหน่วยความจำแบบขนานโดย CPU และอุปกรณ์ที่ทำการถ่ายโอน DMA:

• ซีพียูใช้เวลาหลายรอบนาฬิกาในการดำเนินการคำสั่ง เมื่อมีการเรียกคำสั่งซึ่งอาจใช้เวลาหนึ่งหรือสองรอบก็มักจะสามารถดำเนินการคำสั่งทั้งหมดโดยไม่ต้องเข้าถึงหน่วยความจำเพิ่มเติม (เว้นแต่จะเป็นคำสั่งที่ตัวเองเข้าถึงหน่วยความจำเช่นmovคำสั่งที่มีตัวถูกดำเนินการทางอ้อม)
• อุปกรณ์ที่ทำการถ่ายโอน DMA นั้นช้ากว่าความเร็วของ CPU อย่างมากดังนั้น CPU จะไม่จำเป็นต้องหยุดทุกคำสั่ง แต่เพียงบางครั้งเมื่ออุปกรณ์ DMA กำลังเข้าถึงหน่วยความจำ

เมื่อรวมกันแล้วปัจจัยทั้งสองนี้หมายความว่าอุปกรณ์ที่ทำการถ่ายโอน DMA จะส่งผลกระทบต่อความเร็วของ CPU เพียงเล็กน้อย

แก้ไข: ลืมพูดถึงว่ายังมีปัจจัยของแคช CPU ซึ่งตราบใดที่รหัสที่ CPU กำลังดำเนินการอยู่ในแคชแล้วมันไม่จำเป็นต้องเข้าถึงหน่วยความจำจริงเพื่อดึงคำแนะนำดังนั้นการถ่ายโอน DMA จะไม่เกิดขึ้น เพื่อให้ได้มา (แม้ว่าหากคำสั่งนั้นจำเป็นต้องเข้าถึงหน่วยความจำแน่นอนว่าการเข้าถึงหน่วยความจำจริงจะเกิดขึ้น - อาจต้องรอให้ตัวแบ่งในการใช้หน่วยความจำของอุปกรณ์ DMA)

หากมีอินเตอร์เฟสหน่วยความจำเดียวจะมีฮาร์ดแวร์ที่จะทำการอนุญาโตตุลาการระหว่างการร้องขอ โดยทั่วไปแล้วโปรเซสเซอร์จะได้รับความสำคัญเหนือ I / O โดยไม่ต้องอดอาหาร I / O แต่ถึงแม้ว่า I / O จะมีลำดับความสำคัญอยู่เสมอโปรเซสเซอร์จะมีโอกาสในการเข้าถึงหน่วยความจำเนื่องจาก I / O มีแนวโน้มที่จะมีความต้องการแบนด์วิดท์ต่ำ

นอกจากนี้โดยทั่วไปจะมีมากกว่าหนึ่งอินเตอร์เฟสไปยังหน่วยความจำ โปรเซสเซอร์ที่มีประสิทธิภาพสูงกว่ามักจะมีแคช (หาก DMA ไม่สอดคล้องกันแคชไม่จำเป็นต้องสอดแนมแม้แต่กับการสอดแนมค่าใช้จ่ายโดยทั่วไปจะมีขนาดเล็กเนื่องจากความแตกต่างของแบนด์วิดธ์ระหว่างแคชและหน่วยความจำหลักหรือ (เมื่อ DMA ถ่ายโอนไปยัง L3 แคช) ระหว่างแคช L3 และแคช L1) ให้ส่วนต่อประสานที่แยกต่างหากเพื่อเข้าถึงหน่วยความจำ ไมโครคอนโทรลเลอร์มักจะเข้าถึงคำแนะนำจากหน่วยความจำแฟลชที่แยกต่างหากช่วยให้สามารถดึงข้อมูลเพื่อดำเนินการต่อระหว่างหน่วยความจำ DMA ไปยังหน่วยความจำบนชิปและมักจะมีหน่วยความจำที่เชื่อมโยงอย่างแน่นหนากับอินเทอร์เฟซอิสระ

แม้ว่าจะมีหน่วยความจำอินเทอร์เฟซเดียวแบนด์วิดท์สูงสุดโดยทั่วไปจะสูงกว่าแบนด์วิดท์ที่ใช้โดยทั่วไป (สำหรับการดึงคำสั่งแม้บัฟเฟอร์ขนาดเล็กที่มีความกว้างมากกว่าการโหลดการดึงข้อมูลเฉลี่ยจากหน่วยความจำจะช่วยให้การเรียกคำสั่งจากบัฟเฟอร์ในขณะที่ตัวแทนอื่นกำลังใช้อินเทอร์เฟซหน่วยความจำโดยใช้ประโยชน์จากแนวโน้มของรหัส

โปรดทราบด้วยว่าเนื่องจากตัวประมวลผลเข้าถึงข้อมูลหากมีอินเตอร์เฟสหน่วยความจำเดียวจะต้องมีกลไกสำหรับการอนุญาโตตุลาการระหว่างการเข้าถึงข้อมูลและการเข้าถึงคำสั่ง

หากตัวประมวลผล (ที่มีอินเตอร์เฟสหน่วยความจำเดียว) ถูกบังคับให้ใช้งานการคัดลอกจากบัฟเฟอร์อุปกรณ์ I / O ไปยังหน่วยความจำหลักก็จะต้องดึงคำแนะนำเพื่อดำเนินการคัดลอก นี่อาจหมายถึงการเข้าถึงหน่วยความจำสองครั้งต่อคำที่ถ่ายโอนแม้ใน ISA ที่มีการดำเนินการกับหน่วยความจำหน่วยความจำ (ISA แบบโหลดสโตร์อาจต้องการการเข้าถึงหน่วยความจำสามครั้งหรือมากกว่านั้นหากไม่ได้ระบุที่อยู่หน่วยความจำ ที่อยู่นอกเหนือจากการเข้าถึง I / O ซึ่งในระบบเก่าอาจใช้อินเทอร์เฟซเดียวกันกับหน่วยความจำหลัก เอ็นจิน DMA ไม่สามารถเข้าถึงคำแนะนำในหน่วยความจำได้ดังนั้นจึงหลีกเลี่ยงค่าใช้จ่ายนี้

เนื่องจากมีระบบบัสเพียงระบบเดียวซึ่งถูกบล็อกโดยการเข้าถึงหน่วยความจำของ DMA ซีพียูจึงไม่สามารถทำงานได้เมื่อ DMA เคลื่อนย้ายข้อมูลและหยุดทำงาน

แนวคิดเบื้องหลังนี้มีดังต่อไปนี้:

หากคุณต้องการคัดลอกข้อมูลต่อเนื่องจากหน่วยความจำ CPU จะต้องทำสิ่งต่อไปนี้:

คำนวณที่อยู่ -> อ่านข้อมูล -> คำนวณที่อยู่ใหม่ (+ 1 คำ) -> อ่านข้อมูล ...

ในขณะที่ DMA ทำการคำนวณที่อยู่ใหม่แบบขนาน (ขึ้นอยู่กับโหมด) และเร็วกว่า ดังนั้น DMA สามารถทำงานได้ที่ปริมาณงานบัสเต็มที่ (ตามหลักเหตุผล)

โดยทั่วไปแล้วไม่มี

ในสถาปัตยกรรมระบบส่วนใหญ่คำขอการเข้าถึงหน่วยความจำทั้งหมดมีลำดับความสำคัญที่กำหนดให้ เมื่อมีการร้องขอหน่วยความจำพร้อมกันมากกว่าที่ระบบสามารถจัดการได้ในแต่ละครั้งการร้องขอที่มีลำดับความสำคัญสูงกว่าจะได้รับบริการก่อน คำขอหน่วยความจำที่เริ่มต้นโดย CPU มักจะให้ลำดับความสำคัญสูงสุดที่เป็นไปได้

โดยทั่วไปไม่มี

บางระบบแน่ใจว่ามีเพียงหนึ่งต้นแบบในแต่ละครั้ง การออกแบบที่เก่ากว่าเล็กน้อยถ้าเป็นเช่นนั้น (แม้แต่การออกแบบแบบเก่ามักจะมีทางแก้ปัญหาแบบขนาน) บัสที่ทันสมัยแม้ว่าบัสแต่ละบัส (ที่อยู่เขียนข้อมูลอ่านข้อมูล) ทำงานอย่างอิสระและมีแท็กหรือรหัสต่อรอบสัญญาณนาฬิกาเพื่อแสดงธุรกรรมที่เกี่ยวข้องกับวงจรนาฬิกาหนึ่งวง ดังนั้นคุณสามารถมีธุรกรรมจำนวนมาก / มากในเที่ยวบินในเวลาเดียวกันในทั้งสองทิศทางด้วยธุรกรรมต่าง ๆ ที่สับด้วยกันบนบัสข้อมูลการอ่านหรือเขียน ใครที่จะไปต่อไปจะมีลำดับความสำคัญสูงกว่าไม่มีกฎว่าการทำธุรกรรมบนบัสจะต้องออกไปตามลำดับที่วางคำแนะนำซอฟต์แวร์โปรเซสเซอร์อาจพิจารณาว่าจะเริ่มเร็วกว่าคนอื่น และการตอบสนองตามธรรมชาติจะกลับมาในคำสั่งซื้อที่แตกต่างกันเช่นกันขึ้นอยู่กับว่าเป้าหมายอยู่ใกล้และเร็วแค่ไหน ในทำนองเดียวกันการดึงข้อมูลไม่เป็นไปตามลำดับการคาดคะเนของสาขาจะปิดการดึงดูแบบสุ่มเมื่อใดก็ตามที่รู้สึก

ธุรกรรม dma ขนาดใหญ่จะต้องใช้แบนด์วิดท์ของบัสเพิ่มขึ้น แต่ต้องบอกว่าโปรเซสเซอร์ไม่จำเป็นต้องขึ้นอยู่กับสถาปัตยกรรมและรหัสด้วย รหัสอาจมีคำสั่งที่บอกว่าแผงลอยจนกระทั่งสิ้นสุดการถ่ายโอนสัญญาณ / เหตุการณ์นี้เกิดขึ้นจากนั้นตรวจสอบให้แน่ใจว่าตัวประมวลผลจะทำสิ่งที่สามารถทำได้ในไพพ์เสร็จสิ้นแล้ว แต่สิ่งนั้นหรือสถาปัตยกรรมบางอย่างอาจไม่ต้องการให้คุณหยุดทำงานไม่ได้ฉลาดนักในการถ่วงเวลาแบนด์วิดท์ที่เสียไปมากมาย สิ่งที่จะเป็นจุดของ dma ต่อไปถ้ามันไม่ทำงานในแบบคู่ขนานเพียงรหัสการถ่ายโอนในวงนำมาเพิ่มบางรอบอาจขึ้นอยู่กับสถาปัตยกรรมที่พวกเขาไม่ได้มีค่าใช้จ่ายเป็นค่าใช้จ่ายตรรกะ DMA ตรรกะพลังงาน ฯลฯ เข้าใจว่า dma ใช้ได้กับสถาปัตยกรรมและระบบที่คุณใช้อยู่และตัดสินใจว่าจะคุ้มค่าหรือไม่

ไม่มีคำตอบทั่วไปสำหรับวิธีการทำงานของ dma มันขึ้นอยู่กับการออกแบบระบบและส่วนประกอบทั้งหมดภายในระบบ