ฉันจะปรับปรุงคู่ค่าเฟืองอีเทอร์เน็ตนี้ได้อย่างไร

14

นี่เป็นโครงการอีเธอร์เน็ต 100 Mbit / s แรกของฉัน (ฉันกำลังทำเพื่อเรียนรู้เพิ่มเติมเกี่ยวกับสัญญาณที่แตกต่าง)

ฉันทำสองสิ่งที่ฉันไม่รู้ว่าดีหรือไม่ดีในกรณีนี้

หนึ่งคือเส้นทางภายใต้หม้อแปลงสัญญาณ มันอยู่บนเส้นขอบเพียงเล็กน้อยเท่านั้น แต่ฉันไม่พบวิธีอื่นในการกำหนดเส้นทางโดยไม่ต้องใช้ vias เพื่อสลับทั้งคู่

คุณคิดอย่างไร? มันจะดีกว่าถ้าใช้ vias (และอิมพิแดนซ์ไม่ตรงกัน) หรือเส้นทางใกล้กับตัวเหนี่ยวนำ?

นอกจากนี้ฉันลองใช้เครื่องมือที่แตกต่างในKiCadและฉันจับคู่ทั้งคู่กับความยาวเท่ากัน (มิฉะนั้นหนึ่งแทร็กจะยาวกว่าประมาณ 6 มม.) นี่เป็นวิธีปฏิบัติที่ดีสำหรับอีเธอร์เน็ตหรือไม่

นี่คือการจับ PCB ในตอนนี้:

นี่คือแผนผังที่ฉันใช้ มันใช้วงจรอ้างอิง lan9512 บอกตามตรงฉันไม่มีความคิดเกี่ยวกับอิมพีแดนซ์ในการออกแบบของฉัน ฉันไม่แน่ใจว่าฉันต้องใช้ 50 โอห์มหรือ 100 โอห์ม

ฉันรวมการคำนวณอิมพิแดนซ์สำหรับ PCB สองด้านความสูง FR4 1.6 มม. และทองแดง 1.6 ออนซ์ (35 µm)

อย่างที่คุณเห็นแทร็กที่มีขนาด 0.8 มม. !! - ทางใหญ่เกินไป

นี่เป็นรุ่นสุดท้าย ติดตามด้วย 1.6 มม. ระยะห่าง 0.16 มม. (ต่ำสุดในผู้ให้บริการ PCB ราคาถูกของฉัน)

ขอบคุณทุกคนสำหรับท่านอาจารย์ที่มีค่านี้ ฉันจะอ่านเกี่ยวกับคู่ต่างกันมาก

— Javier Loureiro
แหล่งที่มา

1

ขั้วข้อมูลมีความสำคัญต่อการบำรุงรักษาในอีเธอร์เน็ตหรือไม่?

— แอนดี้อาคา

1

การกลับรายการเกิดขึ้นที่อีกด้านหนึ่งของหม้อแปลงอย่างไร

— Andy aka

1

คำถามที่ดีฉันสามารถสลับ RX- และ RX + และ CRX- / CRX + ในแผนผังของฉันได้อย่างไร

— Javier Loureiro

1

@ ไมเคิล: เพราะแผนของฉันคือการใช้ 4 พอร์ตในรุ่นถัดไปและฉันไม่พบ magjacks 4 พอร์ตในราคาที่เหมาะสม

— Javier Loureiro

1

ฉันจะยังคงใช้ MagJacks และเพียงแค่วางพวกเขาสี่คนเคียงข้างกัน

— Michael Karas

12

ถ้าฉันจะแนะนำวิธีการเส้นทางนี้ฉันจะเสนออะไรมากกว่านี้:

— Michael Karas
แหล่งที่มา

1

การแก้ไขภาพที่ฉลาดทำให้ฉันได้รับคะแนน

— Andy aka

5

เห็นด้วยอย่างแน่นอนการจับคู่ความยาวเป็นเพียงครึ่งหนึ่งของการต่อสู้ที่มีคู่ต่างกัน หากคุณมีความยาวเท่ากัน แต่แต่ละเส้นทางมีเส้นทางที่แตกต่างกันอย่างสิ้นเชิงทั่วกระดานดังนั้นจึงเป็นไปได้มากที่ร่องรอยหนึ่งจะอยู่ภายใต้เอฟเฟกต์อุปนัย / capacitive (ฯลฯ ) ที่การติดตามอื่นไม่ได้เป็น @MichaelKaras แนะนำได้ดีกว่าเพราะผลกระทบใด ๆ อุปนัยจะได้รับประสบการณ์อย่างเท่าเทียมกันโดยทั้งร่องรอยและจะถูกยกเลิกโดยวิธีการที่คู่ต่าง ๆ ทำงานภายใน

— Wossname

ฉันเห็น. หม้อแปลงอาจส่งผลกระทบต่อทั้งร่องรอย แต่ผลกระทบจะไม่ทำให้เกิดปัญหานายกเทศมนตรี +1

— Javier Loureiro

3

เกี่ยวกับอิมพิแดนซ์: คุณต้องการความแตกต่างอย่างชัดเจน 100 โอห์มมันเหมือนกับ 50 โอห์มสายเดียว คุณต้องใช้ "เครื่องคำนวณความต้านทาน" (ตัวอย่างเช่น: https://www.eeweb.com/toolbox/microstrip-impedance ) ความหนาอิเล็กทริกจากการออกแบบ PCB ของคุณ ความหนาทองแดงโดยทั่วไปคือ 35 um มันมีผลต่อผลลัพธ์เพียงเล็กน้อย ความกว้างของการแยกและการแยกการติดตามนั้นสำคัญสำหรับการออกแบบ RF

— เจ้านาย
แหล่งที่มา

เครื่องมือที่ดีก็คือดาวเสาร์ PCB เครื่องมือ

— rdtsc

น่าสนใจ USB2.0 และ Ethernet (อย่างน้อย 10/100 ไม่แน่ใจเกี่ยวกับ GBE) มีข้อกำหนดอิมพีแดนซ์ลักษณะคล้ายกันมากซึ่งทำให้ชีวิตง่ายขึ้นเมื่อคุณมีทั้งสองอย่างในการออกแบบเดียว จากประสบการณ์ของฉัน USB2.0 ต้องการ 90 โอห์ม +/- 15% และอีเธอร์เน็ตโดยทั่วไปจะอยู่ที่ประมาณ 100 โอห์มมีหน้าต่างซ้อนทับที่มีประโยชน์

— Wossname

1

นอกจากนี้คุณยังสามารถขอให้ผู้ผลิตบอร์ดของคุณทำ calc อิมพิแดนซ์ให้คุณเมื่อคุณส่ง Gerbers ให้พวกเขา นี่เป็นสิ่งมาตรฐานที่จะขอและพวกเขาจะไม่เรียกเก็บเงินจากคุณ (เป็นไปได้มากที่สุด) ในความเป็นจริงคุณสามารถขอให้พวกเขาเปลี่ยนความกว้างของการติดตามสำหรับคุณเพื่อให้ตรงกับความต้านทานที่คุณต้องการ

— Wossname

2

เกี่ยวกับการจับคู่ความยาว: สิ่งนี้ไม่สำคัญเท่าที่คิด 100MBit Ethernet ใช้อัตราสัญลักษณ์ 125 MBaud / s แต่ละสัญลักษณ์มีความยาว 8 ns เมื่อเปรียบเทียบกับที่ความยาวการกำหนดเส้นทางที่ต่างกัน 10 มม. แนะนำการเอียงของ (ความเร็วของสัญญาณในการติดตามทองแดงประมาณครึ่งหนึ่งของความเร็วแสง) 30 ps เท่านั้นหรือน้อยกว่า 0.5% แม้ว่าสิ่งนี้จะลดระยะขอบเล็กน้อยเพื่อรับข้อผิดพลาดเล็กน้อยบนตัวรับผลกระทบนั้นเล็กน้อย

ฉันอยากจะให้ความต้านทานที่ถูกต้อง (คร่าว ๆ ) กฎข้อที่ดีที่สุดก็คือ: ระยะห่างระหว่างร่องรอยทั้งสองควรเท่ากับความกว้างและระยะห่างจากชั้นล่างถัดไปควรมากกว่าความกว้างของร่องรอยทั้งสองเล็กน้อย เช่นร่องรอย 150um, 150um ช่องว่าง, 200-400um ถึงชั้นล่าง (ตามปกติใน PCB 4 ถึง 8 ชั้น)

— asdfex
แหล่งที่มา

ตกลงขอบคุณคำตอบนี้ช่วยฉันได้มาก !! บอร์ดนี้มีเพียง 2 เลเยอร์ (ฉันเชื่อว่า 4 เลเยอร์นั้นดีกว่า แต่นี่เป็นเพียงการทดสอบด้วยตัวเอง) ฉันวางแผนที่จะไม่ใช้ระนาบกราวด์ภายใต้ร่องรอยต่าง ๆ (แม้กระทั่ง usb)

— Javier Loureiro

4

ฉันแนะนำอย่างยิ่งให้ใช้ระนาบกราวด์ใต้ร่องรอยความเร็วสูง

— อาจารย์

@ asdfex ฉันใช้ 0.1 มม. FR4 ระหว่างสายความเร็วสูงและระนาบกราวด์ต่อไป ความกว้างการติดตาม 50 โอห์ม (เท่าที่ฉันจำได้) คือ 0.16 มม. ใช้งานได้ดีฉันสั่งการควบคุมความต้านทานหลายครั้ง - ไม่จำเป็นต้องเปลี่ยนความกว้าง สายดิฟเฟอเรนเชียล 100 โอห์มมีความกว้าง 0.15 มม. และการแยก 0.15 มม. การใช้อิเล็กทริก 0.2-0.4 มม. นำไปสู่ PCB ที่หนาเกินไปแม้กระทั่งบน 8 ชั้น

— อาจารย์

1

@Master ความแตกต่างของคุณ 0.15 / 0.15 ร่องรอยและอิเล็กทริก 0.1 มม. ให้ความต้านทานประมาณ 80 โอห์ม 0.15 / 0.15 และ 0.2 ให้ผลใกล้เคียงกับ 95 โอห์มที่สมบูรณ์แบบยิ่งดียิ่งขึ้นด้วยร่องรอยและช่องว่าง 0.1 มม. ผู้ผลิต PCB ของฉันมีสแต็ก 8 ชั้นเริ่มต้นที่มีการแยก 180um ระหว่างแต่ละชั้นที่ความสูงสแต็กรวม 1.6 มม.

— asdfex

@ asdfex คุณวัดความต้านทานหรือคุณสั่งกระบวนการผลิตการควบคุมความต้านทานหรือไม่ ฉันสงสัยจริงๆ ความแตกต่างระหว่างการออกแบบและการออกแบบของฉันคือพูดค่อนข้างใหญ่ การออกแบบของฉันไม่เพียงขึ้นอยู่กับการคำนวณเท่านั้น แต่ยังมีการตรวจสอบหลายครั้งโดยกระบวนการควบคุมอิมพิแดนซ์ที่ผู้ผลิต PCB พวกเขาบอกฉันว่าไม่จำเป็นต้องเปลี่ยนความกว้างเนื่องจากอิมพิแดนซ์คือ 100 โอห์มภายในไม่กี่เปอร์เซ็นต์

— อาจารย์

0

ที่ความยาวและความเร็วที่บอร์ดของคุณจะเห็นมันอาจไม่สร้างความแตกต่างมากนัก ที่ 100Mbit ที่มีแบนด์วิดท์ 50MHz เท่านั้นการจับคู่ความยาวมักจะไม่เป็นปัญหาจนกว่าความแตกต่างของความยาวจะกลายเป็นส่วนที่มีความหมายของความยาวคลื่น ฉันจะไม่กังวลเกี่ยวกับมัน

— แซม
แหล่งที่มา