(คำถามนี้เกิดขึ้นกับฉันเนื่องจากคำถามอื่นที่นี่)

ฉันมักจะพิถีพิถันเกี่ยวกับการใช้ตัวเก็บประจุตัวแยกสัญญาณที่อยู่ใกล้กับพินพลังงานทั้งหมดใน ICs ขนาดใหญ่และขนาดเล็กแบบอะนาล็อกหรือดิจิตอล ฉันยังใช้พลังงานและระนาบกราวด์ในการออกแบบ PCB เมื่อเป็นไปได้ โดยทั่วไปแล้วฉันพยายามใช้ "แนวปฏิบัติที่ดี" เพื่อรับการออกแบบที่แข็งแกร่งและเชื่อถือได้ และเท่าที่ฉันจะบอกได้ว่าฉันประสบความสำเร็จ

คำถามคือสิ่งที่เป็นตัวชี้วัดของการแยกตัวไม่เพียงพอ สมมติว่าฉันตัดสินใจที่จะไม่รวมหมวกบายพาสที่หมุดพลังงานของไมโครคอนโทรลเลอร์หรือตัวรับส่งสัญญาณ CAN หรืออย่างอื่น

มีตัวบ่งชี้ที่ชัดเจนบางอย่างเช่นไมโครคอนโทรลเลอร์รีเซ็ตโดยธรรมชาติ แต่จะต้องมีปัญหาที่ลึกซึ้งยิ่งขึ้นซึ่งฉันอาจไม่เห็นแม้แต่อย่างเดียว

อาการเป็นส่วนใหญ่เวลาที่ทุกอย่างจะดียกเว้นบางครั้งก็อาจจะไม่ ซึ่งอาจขึ้นอยู่กับข้อมูลและทำซ้ำได้ยากมาก

คิดเกี่ยวกับสิ่งที่เกิดขึ้น ชิปบางตัวเพิ่มความต้องการในปัจจุบัน ทำให้แรงดันไฟฟ้าทันทีที่จุ่มลงในระดับหนึ่งซึ่งไม่รับประกันการทำงานที่ถูกต้องอีกต่อไป แม้ว่าจะไม่ได้แรงดันไฟฟ้าที่เปลี่ยนแปลงอย่างรวดเร็วอาจทำให้เกิดปัญหาได้

มันยากมากที่จะคาดการณ์ว่าปัญหานั้นอาจเกิดขึ้นได้หรือไม่ สายข้อมูลอาจถูกตีความชั่วคราวในสถานะที่ไม่ถูกต้อง flip-flop อาจพลิก คุณไม่รู้ สิ่งที่เกิดขึ้นก็คือฟังก์ชั่นของอุณหภูมิแม้ความร้อนไม่สม่ำเสมอของแม่พิมพ์ ลองทำซ้ำนั่นจากการทดสอบหนึ่งไปยังอีก

ดังนั้นสิ่งที่สำคัญที่สุดคือสิ่งต่าง ๆ ที่อาจทำให้เป็นขุย อาจจะ. บางครั้ง

ปัญหาที่คุณได้รับจะแตกต่างกันมากขึ้นอยู่กับวงจรที่ใช้และวงจรรวมที่ใช้ ฉันคิดว่าทางออกที่ดีที่สุดของคุณคือไม่มองหาพฤติกรรมที่มีปัญหาเฉพาะของวงจร แต่เพียงตรวจสอบแรงดันไฟฟ้า Vcc-GND ของคุณโดยตรงบนขอบเขตของคุณให้ใกล้ที่สุดเท่าที่จะเป็นไปได้

ระหว่างการใช้งานคุณจะเห็นเส้นแบน (แรงดันไฟฟ้ากระแสตรงบริสุทธิ์) หากคุณได้รับระลอกคลื่นนี่เป็นเงื่อนงำที่ว่าการแยกตัวของคุณไม่เพียงพอ คุณต้องดูแรงดันไฟฟ้าสำหรับทุกสถานะวงจรของคุณสามารถมีและเป็นเวลานาน ระลอกอาจปรากฏขึ้นเป็นระยะ ๆ ในระหว่างการส่งสัญญาณดิจิทัลสำหรับสุดขั้วเท่านั้น นอกจากนี้คุณต้องทำซ้ำการวัดนี้สำหรับไอซีทั้งหมดบน PCB ของคุณแม้ว่าจะอยู่ในพาวเวอร์บัสเดียวกัน

ความถี่ของระลอกคลื่นนั้นสำคัญมากเพราะมันจะบอกคุณว่าตัวเก็บประจุชนิดใดที่คุณต้องลดทอนเฉพาะระลอกนี้ สำหรับตัวอย่างคลื่นความถี่ต่ำ (ต่ำกว่า 1 kHz) จะถูกกรองอย่างง่ายดายด้วยตัวเก็บประจุอลูมิเนียมในขณะที่ตัวกรองความถี่สูง (100 kHz หรือ 1 Mhz) จะถูกกรองได้ง่ายขึ้นโดยตัวเก็บประจุฟิล์มหรือตัวเก็บประจุเซรามิก

แอมพลิจูดของระลอกคลื่นจะช่วยให้คุณทราบว่าตัวเก็บประจุตัวแยกสัญญาณของคุณต้องเป็นเท่าใด

ฉันคิดว่าวิธีนี้เป็นวิธีที่ดีที่สุดเพื่อให้แน่ใจว่าวงจรของคุณไม่ได้รับผลกระทบจากการแยกสัญญาณที่ไม่ดีแทนที่จะมองหาพฤติกรรมของวงจรที่แปลกและไม่สอดคล้องกัน

ฉันมีคำตอบที่ง่ายและสั้นกว่า:

เมื่อคุณมีพลังไม่เพียงพอคุณจะได้รับปัญหาแปลก ๆ ทุกประเภทที่มักไม่เกี่ยวข้องซึ่งกันและกันและในทันทีที่ดูเหมือนว่าเป็นไปไม่ได้ที่จะอธิบาย

คำตอบนี้มี 4 ส่วนด้วยกันคือ jitter, power-gate-driver, ADC และ dataeye / PAM

รายละเอียดกระวนกระวายใจของคุณจะไม่สามารถทำได้และการเล่นเสียงจะเป็น 'เสียงดัง' phasenoise ของคุณ (aka jitter) จะไม่สามารถทำได้และลิงก์ไร้สายของคุณอาจไม่ซิงโครไนซ์ อัตราข้อผิดพลาดบิตหรือแพ็กเก็ตข้อผิดพลาดของคุณจะไม่สามารถยอมรับได้ ลิงค์ไร้สายดูเพล็กซ์ของคุณ (มีจุดประสงค์เพื่ออนุญาตให้มีการส่งและรับพร้อมกัน) จะหมดไปเนื่องจากเครื่องส่งสัญญาณ phasenoise ที่อยู่ใกล้จะป้อนส่วนของสเปกตรัมที่วางแผนไว้สำหรับเครื่องรับโดยตรง

สำหรับ Power Driver ICs ที่ได้รับจาก GND และ VDD ที่ยาวคาดว่ารางจะเริ่มยุบตัวและจากนั้นจะดังขึ้นเหนือ VDD ประมาณ 5 หรือ 10 โวลต์ให้ลวด 3 ซม. ในบริเวณที่นำไปสู่ ​​Cbypass ที่ไม่ใช่พื้นผิวหรือบนพื้นราบ

^{จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab}

ดังนั้น ............ การทำลายตนเองเป็นผลมาจากตัวเก็บประจุบายพาสแบบไม่ใช้พื้นที่

วงจรเรโซแนนท์เป็นตัวเหนี่ยวนำและ C_well_substrate บนชิปซึ่งมีขนาดเล็กกว่า PCB Cbypass มาก

[แก้ไข] เกี่ยวกับ OpAmps และ ADC: การวัดของคุณจะแสดง CODE SPREAD ที่กว้าง opamp Vout ของคุณจะไม่มีวันยุติเนื่องจาก VDD ของพวกเขาดังขึ้นที่ความถี่สูงและปรากฏบน Vout ของ OpAmp โดยตรงเพื่อให้เป็นดิจิทัลโดย ADC

DataEye ของคุณจะกระวนกระวายไม่มีเสียงรบกวนและไม่มีท็อปส์ซูดังนั้น Inter Interference Interrem เนื่องจาก VDD ไม่เคยเงียบไม่เคยตัดสินและ VDD นั้นกระเพื่อมผ่าน OpAmps ไปที่สัญญาณของคุณเนื่องจาก OpAmps มี 0dB PSRR ที่สูง ความถี่เสียงเรียกเข้า (ตัวเก็บประจุ - ตะกั่ว)

คุณภาพอุปทานความสมบูรณ์ของสัญญาณและระยะขอบที่ผิดพลาด!

หากคุณทราบแล้วว่า DVT หมายถึงและดำเนินการกับ DFM, DFT และ DVT ที่เข้มงวดในรายละเอียดการออกแบบคุณอาจต้องการพิจารณาการเพิ่มความน่าเชื่อถือในการทดสอบความอ่อนไหวในแผนการทดสอบการตรวจสอบการออกแบบของคุณ ซึ่งรวมถึง: บังคับให้แรงดันไฟฟ้าซัพพลาย จำกัด +/- 10% และเปลี่ยนความถี่คริสตัล +/- จำกัด เพื่อหาข้อผิดพลาดในการทำงาน (หรือที่เรียกว่าการทดสอบพล็อต Schmoo) - คุณทำเช่นเดียวกันกับ hi / lo Temp และ% RH สูงในขณะที่ฉีดสัญญาณพัลส์ 1A โดยใช้ลูปบนชิปหาแทร็คอิมพิแดนซ์สูงพร้อมแหล่งความต้านทานสูงที่ไม่สามารถลดเสียงคู่
- คุณอาจสูดดมบอร์ดด้วยสายกราวด์โพรบที่สั้นถึงปลายและมองหาเครื่องวิเคราะห์สเปกตรัมหรือขอบเขตที่มีความไวสูงสุดเพื่อหาสัญญาณรบกวนแล้วฉีดเสียงกลับโดยใช้ลูปขนาดใกล้เคียงกันจากเครื่องกำเนิดพัลส์ 1 แอมป์ DIY

เช่นเดียวกับการทำนายว่าเมื่อใดแก้วจะแตกระบบเลขฐานสองในโลกอะนาล็อกจะทำงานได้อย่างสมบูรณ์แบบจนกว่ามันจะแตก

เพื่อที่จะเข้าใจระยะขอบของข้อผิดพลาดที่เกิดขึ้นเราต้องเข้าใจว่าเสียงมาจากไหนและไปไหน

สามารถวัด NOISE ได้อย่างแม่นยำและกำหนดระยะขอบผิดพลาด

• แหล่งที่มา:โดยการนำ, การเหนี่ยวนำหรือการมีเพศสัมพันธ์ C
  • $V=Ldi/dt$$I_c=CdV/dt$$t_R$$t_D$ ในการติดตาม.

    • ESD ไปยังกรอบ gnd เป็น EMI ที่มาพร้อมกับการเปลี่ยนพื้นดินหรือสัญญาณรบกวน

• จุดหมายปลายทาง:โดยการชักนำ, การเหนี่ยวนำหรือการมีเพศสัมพันธ์ C
  • PSRR: ทุกเกตมีโซนเส้นตรง แต่แตกต่างจาก Op Amps ที่มีอคติแหล่งกำเนิดเสียงอัตราส่วนการปฏิเสธสัญญาณรบกวนไม่เป็นเชิงเส้นและมีความสำคัญในระหว่างการสลับเมื่อทั้งไดรเวอร์ Nch และ Pch ทำงานและไม่เพียงฉีดเสียงจากรางทั้งสอง ทั้งรถไฟไปยังผลลัพธ์ สัญญาณรบกวนที่แตกต่างกันระหว่างการส่งและผู้รับหมายถึงการเปลี่ยนแปลงในเกณฑ์สำหรับจุดเปลี่ยนสูงสุดในเวลาที่กำหนดว่าการเปลี่ยนแปลงหลายครั้งอาจได้รับผ่านประตูหรือไม่ เมื่อสวิตช์ทำงานอย่างสมบูรณ์อิมพิแดนซ์ / รีแอกแตนซ์ของแทร็กอาจสูงกว่าอิมพีแดนซ์ของไดรเวอร์ซึ่งแตกต่างกันมากตั้งแต่ 22 ถึง 33 หรือ 50 +/- 20% โอห์มสำหรับตระกูลตรรกะแรงดันไฟฟ้าที่แตกต่างกัน (> 300 Ohms สำหรับซีรี่ส์ CD4000 ดั้งเดิม)

กระแสที่เกิดจากสัญญาณขนาดใหญ่แทนที่จะวนผ่านทางแคปใกล้เคียงกับ Vss: เครื่องบิน Vdd (เครื่องบินเหนี่ยวนำต่ำ)

เราสามารถทำนายผลลัพธ์การสื่อสารแบบไบนารีทั้งหมดเป็นอัตราส่วนสัญญาณอะนาล็อกต่อสัญญาณรบกวน SNR พร้อมฟังก์ชันความน่าจะเป็นหรืออัตราความผิดพลาดเล็กน้อย (เบอร์)

• SNR ของลอจิกคืออะไร?

  • 40dB เป็นสิ่งที่ดี (<1% Vpp), 30 dB เป็นธรรม, 20 เดซิเบลไม่ดี (10% Vpp)

• มีอัตราความผิดพลาดเล็กน้อยสำหรับสัญญาณลอจิกหรือไม่?
  • ใช่ แต่โดยปกติจะมีขนาดใหญ่จนน่าขันจนกว่าคุณจะไม่ปฏิบัติตามกฎการออกแบบสำหรับเครื่องบินพาวเวอร์ / กราวด์และฝาครอบตัวแยก ถ้าหากคุณละเลยการแยกหรือซับซ้อนเกินกว่าที่จะคำนวณได้คุณก็จะทำการทดสอบเพื่อหาระยะขอบก่อนที่จะทำการผลิตที่สำคัญซึ่งค่าใช้จ่ายของความล้มเหลวสูง
  • สัญญาณคืออะไร?
  • Vss, Vdd แต่ละตัวถือว่าเป็นสัญญาณไปยังบางจุดอ้างอิงใกล้กับชิปที่รับหรือส่ง
  • เสียงรบกวนคืออะไร
  • เสียงรบกวนเล็กพอที่มองไม่เห็นง่าย แต่ใหญ่พอที่จะทำให้การออกแบบของคุณล้มเหลวทันทีหลังจากที่คุณจัดส่ง ;) เทียบเท่ากับ "การเป่าราสเบอร์รี่"
  • โดยทั่วไปสิ่งใดก็ตามที่ไม่ใช่สัญญาณรูปคลื่น
  • เกณฑ์การป้อนข้อมูลคืออะไร?
  • ประมาณ Vss / 2 +/- x% หรือ 1.3V สำหรับทั้ง 74HCTxx และ RS-232 (ใช่ถูกต้อง)
  • $V_{oh(min)}$$V_{ol(max)}$
  • $RdsOn$ความต้านทานของ (สูงสุด) สำหรับ Hi (1) และต่ำ (0) โดยทั่วไป 25 โอห์มในตรรกะ 74ALV และ 50 โอห์มในตรรกะ 74HC
  • $V_{oh(min)}$$V_{ol(max)}$? นี่คือระดับมาร์จิ้นที่กำหนดไว้เพื่อรับประกันการสลับที่เชื่อถือได้
  • ดังนั้นเราจึงเห็นว่ามีการรบกวนทางเสียงโดยธรรมชาติในการออกแบบลอจิกที่มีความแตกต่างระหว่างระดับเหล่านี้และขีด จำกัด สวิตช์สลับ Vth ที่แท้จริง สำหรับ TTL คุณสามารถวัดสิ่งนี้ในอินพุตแบบลอยตัวใด ๆ ด้วยโพรบจนถึงกราวด์ สำหรับ CMOS คุณสามารถทดสอบเกตใด ๆ ที่มีการตอบรับเชิงลบ R เช่น 1Mohm และสังเกตสิ่งนี้เป็นเกณฑ์การป้อนข้อมูลในภูมิภาคเชิงเส้นที่มีอัตราขยายของแรงดันไฟฟ้าอย่างน้อย 10 ต่อเกทภายใน ประตู NAND เป็น 3 ขั้นตอนของการผกผันดังนั้นจะได้รับผลตอบแทนแบบเส้นตรง> 1k สิ่งนี้เป็นจริงในตระกูล CMOS ทั้งหมดที่ฉันได้เห็น

^{จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab}

ไม่แสดงคือ 100 โอห์ม ESR ของไดโอดและความจุอินพุตและรายละเอียดอื่น ๆ อีกมากมาย

มีเหตุผลที่ยอดเยี่ยมในการใช้กำลังแยกและระนาบกราวด์ใกล้กันมากที่สุดเพื่อเพิ่มความจุระหว่างนั้น การเหนี่ยวนำของตารางจะเหมือนกันสำหรับ PCB ทั้งหมดหรือตัวเก็บประจุชิปขนาดเล็ก มีเหตุผลที่ดีในการเลือก 0.01uF มากกว่า 0.1uF และวีซ่าในทางกลับกันหากคุณเลือกเซรามิก SRF พร้อมกระแสนาฬิกาแบบซิงโครนัสและโครงร่างแทร็ก คุณสามารถตัดสินปัญหาเสียงรบกวนของคุณได้โดยการวนลูปด้วยขอบเขตและการวัดความสมบูรณ์ของสัญญาณของแหล่งจ่ายโดยไม่ต้องคลิปภาคพื้นดินโดยใช้การเชื่อมต่อปลาย 1 ซม. และบาร์เรลที่ 10: 1 โพรบ> 300MHz

เรียนรู้การทดสอบ Noise Margin ของคุณในทุกการออกแบบ

• มักจะวางแผนใน DVT แม้ว่าคุณจะมีประสบการณ์ EMI มากมาย โดยการทดสอบดมกลิ่น RF (1 ซม.) ใกล้เคียงและการฉีดสัญญาณรบกวน

จำไว้ว่าในเลย์เอาต์ของคุณว่าระยะทางของลูปไม่เพียง แต่กำหนดเส้นทางการเหนี่ยวนำ แต่พื้นที่ของลูปจะกำหนดระดับเสียงรบกวนของสนาม EH

อาการการทำงานของข้อผิดพลาดเสียงลอจิกเป็นสิ่งที่ไม่คาดคิดเมื่อคุณคาดหวังน้อย