ทำไม MIPS ใช้ R0 เป็น“ ศูนย์” เมื่อคุณทำได้เพียง XOR สองรีจิสเตอร์เพื่อสร้าง 0

ฉันคิดว่าฉันกำลังมองหาคำตอบสำหรับคำถามเรื่องไม่สำคัญ ฉันพยายามที่จะเข้าใจว่าทำไม MIPS Architecture จึงใช้ค่า "ศูนย์" ที่ชัดเจนในการลงทะเบียนเมื่อคุณสามารถบรรลุสิ่งเดียวกันโดยเพียงแค่ XOR'ing การลงทะเบียนใด ๆ กับตัวเอง อาจกล่าวได้ว่าการดำเนินการเสร็จแล้วสำหรับคุณ อย่างไรก็ตามฉันไม่สามารถจินตนาการถึงสถานการณ์ที่คุณจะใช้ค่า "ศูนย์" จำนวนมากได้ ฉันอ่านเอกสารต้นฉบับของ Hennessey และมันแค่กำหนดค่าศูนย์ให้เป็นเรื่องจริงโดยไม่มีเหตุผลจริงใด ๆ

เหตุผลเชิงตรรกะที่มีการกำหนดเลขฐานสองแบบฮาร์ดโค้ดเป็นศูนย์หรือไม่?

ปรับปรุง: ใน 8k ของปฏิบัติการจาก xc32-gcc สำหรับแกน MIPS ใน PIC32MZ ฉันมีอินสแตนซ์เดียวของ "ศูนย์"

add     t3,t1,zero

คำตอบที่แท้จริง: ฉันได้รับรางวัลสำหรับผู้ที่มีข้อมูลเกี่ยวกับ MIPS และรหัสเงื่อนไข คำตอบนั้นอยู่ในโครงสร้างของ MIPS สำหรับเงื่อนไขต่างๆ แม้ว่าในตอนแรกฉันไม่ต้องการกำหนดเวลาให้กับเรื่องนี้ แต่ฉันได้ตรวจสอบสถาปัตยกรรมสำหรับopensparc , MIPS-Vและ OpenPOWER (เอกสารนี้เป็นภายใน) และนี่คือผลสรุป การลงทะเบียน R0 จำเป็นสำหรับการเปรียบเทียบสาขาเนื่องจากสถาปัตยกรรมของไปป์ไลน์

• จำนวนเต็มเปรียบเทียบกับศูนย์และสาขา (bgez, bgtz, blez, bltz)
• จำนวนเต็มเปรียบเทียบการลงทะเบียนสองรายการและสาขา (beq, bne)
• จำนวนเต็มเปรียบเทียบการลงทะเบียนและกับดักสองรายการ (teq, tge, tlt, tne)
• จำนวนเต็มเปรียบเทียบการลงทะเบียนและทันทีและกับดัก (teqi, tgei, tlti, tnei)

มันเป็นเพียงวิธีการที่ฮาร์ดแวร์ใช้งาน จากคู่มือ MIPS-V มีคำพูดที่ไม่ได้อ้างถึงในหน้า 68:

สาขาเงื่อนไขถูกออกแบบมาเพื่อรวมการดำเนินการเปรียบเทียบทางคณิตศาสตร์ระหว่างสองรีจิสเตอร์ (เช่นเดียวกับใน PA-RISC และ Xtensa ISA) แทนที่จะใช้รหัสเงื่อนไข (x86, ARM, SPARC, PowerPC) หรือเปรียบเทียบหนึ่งทะเบียนกับศูนย์ ( อัลฟ่า MIPS) หรือสองลงทะเบียนเพื่อความเท่าเทียมกันเท่านั้น (MIPS) การออกแบบนี้ได้รับแรงบันดาลใจจากการสังเกตว่าคำสั่งเปรียบเทียบและสาขารวมเข้ากับไปป์ไลน์ปกติหลีกเลี่ยงสถานะรหัสเงื่อนไขเพิ่มเติมหรือใช้การลงทะเบียนชั่วคราวและลดขนาดรหัสคงที่ อีกจุดหนึ่งคือการเปรียบเทียบกับศูนย์ต้องการวงจรไม่หน่วงเล็กน้อย (โดยเฉพาะหลังจากการเคลื่อนที่ไปที่ตรรกะคงที่ในกระบวนการขั้นสูง) และเกือบจะมีราคาแพงเท่ากับการเปรียบเทียบขนาดทางคณิตศาสตร์ ข้อดีอีกอย่างของการสอนแบบเปรียบเทียบและแยกสาขาคือการสังเกตการแตกกิ่งก้านก่อนหน้านี้ในลำธารการเรียนการสอนส่วนหน้าและสามารถคาดการณ์ได้ก่อนหน้านี้ อาจมีข้อได้เปรียบในการออกแบบที่มีรหัสเงื่อนไขในกรณีที่สามารถนำหลายสาขาขึ้นอยู่กับรหัสเงื่อนไขเดียวกัน แต่เราเชื่อว่ากรณีนี้จะค่อนข้างหายาก

เอกสาร MIPS-V ไม่ได้ตีที่ผู้เขียนของส่วนที่ยกมา ฉันขอบคุณทุกคนสำหรับเวลาและการพิจารณาของพวกเขา

zero-register บน RISC CPUs มีประโยชน์ด้วยเหตุผลสองประการ:

มันเป็นค่าคงที่มีประโยชน์

ขึ้นอยู่กับข้อ จำกัด ของ ISA คุณไม่สามารถใช้ตัวอักษรในการเข้ารหัสคำแนะนำบางอย่าง แต่คุณสามารถมั่นใจได้ว่าคุณสามารถใช้สิ่งนั้นr0เพื่อรับ 0

มันสามารถใช้ในการสังเคราะห์คำแนะนำอื่น ๆ

นี่อาจเป็นจุดที่สำคัญที่สุด ในฐานะนักออกแบบ ISA คุณสามารถแลกเปลี่ยนวัตถุประสงค์ทั่วไปลงทะเบียนเป็นศูนย์ลงทะเบียนเพื่อสังเคราะห์คำแนะนำที่มีประโยชน์อื่น ๆ คำแนะนำในการสังเคราะห์นั้นดีเนื่องจากมีคำสั่งจริงน้อยกว่าคุณต้องใช้บิตน้อยกว่าในการเข้ารหัสการดำเนินการใน opcode ซึ่งเพิ่มพื้นที่ว่างในพื้นที่การเข้ารหัสคำสั่ง คุณสามารถใช้พื้นที่นั้นเพื่อให้มีขนาดใหญ่กว่าเช่นออฟเซ็ตและ / หรือตัวอักษรที่ใหญ่กว่า

ซีแมนทิกส์ของ zero-register นั้นเหมือนกับ/dev/zeroในระบบ * nix: ทุกสิ่งที่เขียนลงไปจะถูกละทิ้งและคุณอ่านกลับ 0 เสมอ

ลองมาดูตัวอย่างเล็ก ๆ น้อย ๆ ของวิธีที่เราสามารถทำหลอกคำแนะนำด้วยความช่วยเหลือของการr0ลงทะเบียนเป็นศูนย์:

; ### Hypothetical CPU ###

; Assembler with syntax:
; op rd, rm, rn 
; => rd: destination, rm: 1st operand, rn: 2nd operand
; literal as #lit

; On an CPU architecture with a status register (which contains arithmetic status
; flags), `sub` can be used, with r0 as destination to discard result.
cmp rn, rm     ; => sub r0, rn, rm

; `add` instruction can be used as a `mov` instruction:
mov rd, rm     ; => add rd, rm, r0
mov rd, #lit   ; => add rd, r0, #lit

; Negate:
neg rd, rm     ; => sub rd, r0, rm

; On CPU without status flags,
nop            ; => add r0, r0, r0

; RISC-V's `jal` instruction -- Jump and Link: Jump to PC-relative instruction,
; save return address into rd; we can synthesize a `jmp` instruction out of it.
jmp dest       ; => jal r0, dest

; You can even load from an absolute (direct) address, for a usually small range
; of addresses by using a literal offset as an address.
ld rd, addr    ; => ld rd, [r0, #addr]

กรณีของ MIPS

ฉันดูอย่างใกล้ชิดยิ่งขึ้นที่ชุดคำสั่ง MIPS มีคำแนะนำหลอกจำนวนหนึ่งที่ใช้$zero; ส่วนใหญ่จะใช้สำหรับสาขา นี่คือตัวอย่างของสิ่งที่ฉันพบ:

move $rt, $rs          => add $rt, $rs, $zero

not $rt, $rs           => nor $rt, $rs, $zero

b Label                => beq $zero, $zero, Label ; a small relative branch

bgt $rs, $rt, Label    => slt $at, $rt, $rs
                          bne $at, $zero, Label

blt $rs, $rt, Label    => slt $at, $rs, $rt
                          bne $at, $zero, Label

bge $rs, $rt, Label    => slt $at, $rs, $rt
                          beq $at, $zero, Label

ble $rs, $rt, Label    => slt $at, $rt, $rs
                          beq $at, $zero, Label

สำหรับสาเหตุที่คุณพบอินสแตนซ์เดียวของการ$zeroลงทะเบียนในการถอดแยกชิ้นส่วนของคุณบางทีมันอาจเป็น disassembler ของคุณที่ฉลาดพอที่จะแปลงลำดับของคำแนะนำที่รู้จักให้เป็นคำสั่งหลอกเทียมของพวกเขา

การลงทะเบียนเป็นศูนย์มีประโยชน์จริง ๆหรือไม่?

เห็นได้ชัดว่า ARM พบว่าการลงทะเบียนเป็นศูนย์มีประโยชน์มากพอสำหรับใน ARMv8-A core ตัวใหม่ที่ใช้ AArch64 ตอนนี้มีการลงทะเบียนเป็นศูนย์ในโหมด 64 บิต ไม่เคยมีการลงทะเบียนเป็นศูนย์มาก่อน (การลงทะเบียนเป็นบิตพิเศษแม้ว่าในการเข้ารหัสบริบทบางอย่างมันเป็นศูนย์ลงทะเบียนในอื่น ๆ มันแทนที่จะกำหนดตัวชี้สแต็ค )

การใช้งาน ARM / POWER / SPARC ส่วนใหญ่มีการลงทะเบียน RAZ ที่ซ่อนอยู่

คุณอาจคิดว่า ARM32, SPARC และอื่น ๆ ไม่มีการลงทะเบียน 0 แต่ในความเป็นจริงพวกเขาทำ! ในระดับไมโครสถาปัตยกรรมวิศวกรออกแบบ CPU ส่วนใหญ่จะเพิ่มใน 0 register ที่อาจมองไม่เห็นในซอฟต์แวร์

พิจารณาการออกแบบ ARM32 ทั่วไปที่ทันสมัยซึ่งมีซอฟแวร์ลงทะเบียนที่มองไม่เห็นพูดว่าสาย R16 ถึง 0 พิจารณาโหลด ARM32 คำสั่งโหลดโหลด ARM32 หลายกรณีตกอยู่ในรูปแบบใดรูปแบบหนึ่งเหล่านี้ ) ...

LDR ra, [rb] // NOTE:The ! is optional and represents address writeback.
LDR ra, [rb, rc](!)
LDR ra, [rb, #k](!)

ภายในโปรเซสเซอร์นี้ถอดรหัสเป็นทั่วไป

ldr.uop ra, rb, rx, rc, #c // Internal decoded instruction format.

ก่อนที่จะเข้าสู่ขั้นตอนปัญหาที่มีการอ่านการลงทะเบียน โปรดทราบว่า rx แสดงถึงรีจิสเตอร์เพื่อลบที่อยู่ที่อัพเดต นี่คือตัวอย่างการถอดรหัส:

LDR R0, [R1]      ==> ldr.uop R0, R1, R16, R16, #0 // Writeback to NULL. 
LDR R0, [R1, R2]! ==> ldr.uop R0, R1, R1, R2,   #0 // Writeback to R1.
LDR R0, [R1, #2]  ==> ldr.uop R0, R1, R16, R16, #2 // Writeback to NULL.

ที่ระดับวงจรโหลดทั้งสามเป็นจริงคำสั่งภายในเดียวกันและวิธีที่ง่ายในการรับ orthogonality ชนิดนี้คือการสร้าง register ดิน R16 เนื่องจาก R16 มีการลงกราวด์อยู่เสมอคำแนะนำเหล่านี้จึงถอดรหัสอย่างถูกต้องตามธรรมชาติโดยไม่มีเหตุผลเพิ่มเติม การแม็พคลาสคำสั่งกับรูปแบบภายในเดียวจะช่วยในการนำซูเปอร์คาร์มาใช้อย่างมากเนื่องจากช่วยลดความซับซ้อนของตรรกะ

อีกเหตุผลหนึ่งคือวิธีที่คล่องตัวในการทิ้งงานเขียน คำแนะนำอาจถูกปิดใช้งานโดยเพียงตั้งค่าการลงทะเบียนปลายทางและตั้งค่าสถานะเป็น R16 ไม่จำเป็นต้องสร้างสัญญาณควบคุมอื่น ๆ เพื่อปิดการใช้งานการเขียนกลับเป็นต้น

การใช้งานตัวประมวลผลส่วนใหญ่โดยไม่คำนึงถึงสถาปัตยกรรมจะจบลงด้วยรูปแบบการลงทะเบียน RAZ ก่อนหน้านี้ในท่อ MIPS ไปป์ไลน์เป็นหลักเริ่มต้นที่จุดที่จะอยู่ในสถาปัตยกรรมอื่น ๆ ไม่กี่ขั้นตอนใน

MIPS เป็นตัวเลือกที่เหมาะสม

ดังนั้นการลงทะเบียน read-as-zero เกือบจะเป็นข้อบังคับในการติดตั้งโปรเซสเซอร์ที่ทันสมัยและ MIPS ทำให้ซอฟต์แวร์สามารถมองเห็นได้อย่างแน่นอนเป็นข้อดี นักออกแบบของโปรเซสเซอร์ MIPS ไม่จำเป็นต้องเพิ่มในการลงทะเบียน RAZ พิเศษเนื่องจาก $ 0 มีอยู่แล้ว เนื่องจาก RAZ สามารถใช้งานได้กับแอสเซมเบลอร์คำสั่ง psuedo จำนวนมากมีให้ MIPS และสามารถคิดได้ว่านี่เป็นการผลักดันส่วนหนึ่งของตรรกะการถอดรหัสไปยังแอสเซมเบลอร์เองแทนที่จะสร้างรูปแบบเฉพาะสำหรับแต่ละคำสั่ง เช่นเดียวกับสถาปัตยกรรมอื่น ๆ การลงทะเบียน RAZ เป็นความคิดที่ดีและนั่นเป็นสาเหตุที่ ARMv8 คัดลอกมา

ถ้า ARM32 มีการลงทะเบียน $ 0 ลอจิกการถอดรหัสจะง่ายขึ้นและสถาปัตยกรรมจะดีขึ้นมากในแง่ของความเร็วพื้นที่และพลังงาน ตัวอย่างเช่น LDR ทั้งสามเวอร์ชันที่แสดงด้านบนจะมีเพียง 2 รูปแบบเท่านั้นที่จำเป็น ในทำนองเดียวกันไม่จำเป็นต้องสำรองตรรกะถอดรหัสสำหรับคำแนะนำ MOV และ MVN นอกจากนี้ CMP / CMN / TST / TEQ ก็จะกลายเป็นซ้ำซ้อน นอกจากนี้ยังไม่จำเป็นต้องแยกความแตกต่างระหว่าง short (MUL) และการคูณแบบยาว (UMULL / SMULL) เนื่องจากการคูณแบบสั้นนั้นถือได้ว่าเป็นการคูณแบบยาวด้วยการลงทะเบียนสูงที่ตั้งไว้ที่ $ 0 เป็นต้น

ตั้งแต่เริ่มแรก MIPS ได้รับการออกแบบโดยทีมเล็ก ๆ ความเรียบง่ายของการออกแบบจึงมีความสำคัญและทำให้ $ 0 ได้รับเลือกอย่างชัดเจนในจิตวิญญาณของ RISC ARM32 ยังคงคุณสมบัติ CISC ดั้งเดิมไว้มากมายในระดับสถาปัตยกรรม

_{Disclamer: ฉันไม่รู้จริง ๆ ว่าแอสเซมเบลอร์ MIPS แต่การลงทะเบียน 0 ค่านั้นไม่ซ้ำกับสถาปัตยกรรมนี้และฉันคิดว่ามันใช้ในลักษณะเดียวกับสถาปัตยกรรม RISC อื่น ๆ ที่ฉันรู้จัก}

การลงทะเบียนเพื่อรับ 0 จะทำให้คุณเสียค่าใช้จ่ายในการเรียนการสอนในขณะที่ใช้การลงทะเบียน 0 ค่าที่กำหนดไว้ล่วงหน้าจะไม่

ยกตัวอย่างเช่นการเรียนการสอนมักจะถูกนำมาใช้เป็นmov RX, RY add RX, RY, R0โดยไม่ต้องลงทะเบียน 0 มูลค่าที่คุณจะต้องเวลาที่คุณต้องการที่จะใช้ทุกxor RZ, RZmov

อีกตัวอย่างหนึ่งคือcmpคำแนะนำและตัวแปร (เช่น "เปรียบเทียบและกระโดด", "เปรียบเทียบและย้าย" ฯลฯ ) ซึ่งcmp RX, R0จะใช้ในการทดสอบหาจำนวนลบ

การคาดว่าจะนำไปสู่การเป็นจุดจบในตอนท้ายของทะเบียนธนาคารของคุณนั้นมีราคาถูก (ราคาถูกกว่าการลงทะเบียนเต็มเป่า)

การทำ xor จริงใช้พลังงานและเวลาเล็กน้อยในการเปลี่ยนประตูและเก็บไว้ในรีจิสเตอร์ทำไมต้องจ่ายค่าใช้จ่ายเมื่อค่า 0 ที่มีอยู่สามารถใช้ได้อย่างง่ายดาย

ซีพียูสมัยใหม่ยังมีการลงทะเบียน 0 ค่า (ซ่อน) ซึ่งพวกเขาสามารถใช้เป็นผลมาจากการxor eax eaxเรียนการสอนผ่านการเปลี่ยนชื่อการลงทะเบียน