ทำไมเราไม่มี PCB จำนวนชั้นที่สูงมาก (โดยปกติจะเป็นจำนวนสูงสุด 4-6 ชั้น)

ดูเหมือนว่ามีการวิจัยมากมายเกี่ยวกับการทำวงจรและส่วนประกอบที่มีขนาดเล็กและเล็กลง แต่ ณ จุดหนึ่งเราจะออกแบบส่วนประกอบและบอร์ดที่มีอะตอมเพียงไม่กี่ตัวเท่านั้น

เหตุใด บริษัท ต่างๆจึงเทเงินจำนวนมากลงในการทำแผงวงจร 4 ชั้นที่มีขนาด 10 ตารางนิ้วยังคงเป็นเพียงแบน 4 ชั้น แต่อาจจะ 8 ตารางนิ้วแทนที่จะเป็นเพียงบอร์ด 8 ชั้นเพียง 5 ตารางนิ้วเท่านั้น? (8 ยังคงเป็นไปได้และทำเสร็จแล้ว แต่ทำไมจึงไม่พูด 100 เลเยอร์หรือมากกว่านั้น)

หลักการเดียวกันนี้ใช้กับการออกแบบ IC ด้วยหรือไม่ โดยปกติวงจรรวมมีเพียงไม่กี่ชั้นและกระจายเป็นแผ่นบาง ๆ หรือโดยทั่วไปแล้วพวกเขาสร้างแนวตั้งมากขึ้น?

* แก้ไข: ดังนั้นสิ่งหนึ่งที่เห็นได้ชัดจากความคิดเห็นของฉันก็คือความจริงที่ว่าในการออกแบบแผงวงจรคุณสามารถวางส่วนประกอบบนชั้น 2 ด้านนอกเท่านั้น นั่นจะทำให้ชั้นในไม่จำเป็นสำหรับสิ่งอื่นนอกจากการทอ ในการออกแบบ IC มีอะไรที่เหมือนกับโปรเซสเซอร์ Intel บ้างไหม ยังมีส่วนประกอบพิเศษอยู่สองชั้นด้านนอกหรือโปรเซสเซอร์ 3D มากกว่าแผงวงจรหรือไม่?

ลองดูที่ iPhone PCB นี้

สังเกตเห็นว่าไม่มีร่องรอยมีเพียงแผ่นที่มีอุปกรณ์ยัดอยู่ติดกันทุกที่ทั้งสองด้าน

นี่คือ HDI (High Density Interconnect)

นี่มันเรียบร้อยมาก โดยทั่วไปคุณจ่ายเพิ่มเพื่อให้มี 1-2 เลเยอร์ด้านนอกที่ด้านหนึ่งหรือทั้งสองด้านสลักด้วยคุณสมบัติที่เล็กมาก เลเยอร์ภายในซึ่งส่วนใหญ่เป็นระนาบพลังงานและพื้นดินต่อไปจะถูกแกะสลักโดยใช้กระบวนการราคาถูกปกติ

microvias เล็ก ๆ ถูกเจาะด้วยเลเซอร์ลงบนแผ่นอิเล็กโทรดเพื่อเชื่อมต่อพื้นผิวเข้ากับชั้นความหนาแน่นสูงถัดไป นอกจากนี้ยังมีจุดอ่อนตาบอดและฝังอยู่

ลดความซับซ้อนของสิ่งต่าง ๆ ... ปัญหาหลักของ PCB มาตรฐานคือ vias พวกเขาผ่านกระดานทั้งหมดและกินเนื้อที่ในทุกชั้น คุณสามารถเพิ่มเลเยอร์ได้ถ้าต้องการ แต่มันจะยังคงเต็มไปด้วยรู! และมันก็มีราคาแพง คุณไม่สามารถหดรูผ่านรูที่มีขนาดต่ำกว่าขนาดของดอกสว่านและดอกสว่านจะต้องแข็งแรงพอที่จะ ... คุณรู้จริงเจาะทั้งกระดานโดยไม่ทำลาย ... ดังนั้นมันจึงไม่เล็กเกินไป นอกจากนี้ทุกอย่างต้องจัดตำแหน่งและลงทะเบียนอย่างถูกต้อง สิ่งที่มีความแม่นยำไม่ถูก

อย่างไรก็ตามไมโครเวียร์จะผ่านชั้นบาง ๆ เพียงหนึ่งหรือสองชั้นเท่านั้นดังนั้นจึงสามารถเจาะด้วยเลเซอร์ได้และรูอาจมีขนาดเล็กกว่ามาก จุดอ่อนเหล่านี้และจุดบอด Blind / Buried เพิ่มพื้นที่ว่างบนเลเยอร์อื่น ๆ และอนุญาตให้ติดตามเส้นทางได้มากขึ้นและวางองค์ประกอบทั้งสองด้าน

แต่ละเลเยอร์สามารถทำสิ่งต่าง ๆ ได้มากขึ้นด้วยเทคโนโลยีเหล่านี้

ฉันไม่รู้ว่ากระดานใดที่คุณกำลังดูอยู่ แต่มีการใช้เลเยอร์จำนวนมากซึ่งเป็นสิ่งที่สมเหตุสมผลทางเศรษฐกิจ คุณเคยดูเมนบอร์ดพีซีหรือมือถือเมื่อเร็ว ๆ นี้? ฉันทำงานเป็นประจำเกี่ยวกับผลิตภัณฑ์ที่มีวัตถุประสงค์พิเศษขนาดกะทัดรัดที่มีตั้งแต่ PCB 6 ถึง 12 ชั้น โดยเฉพาะอย่างยิ่งแพคเกจ BGA จำนวนพินสูงจำเป็นต้องมีจำนวนเลเยอร์ที่แน่นอนเพื่อทำการเชื่อมต่อ (หรือที่เรียกว่า "fanout") กับลูกบอลด้านใน

แต่คำถามบางส่วนของคุณไม่สมเหตุสมผล โดยทั่วไปคุณไม่สามารถแทนที่บอร์ดขนาด 10 ตารางนิ้วที่มีสี่ชั้นด้วยบอร์ดขนาด 5 ตารางนิ้วที่มี 8 ชั้น - มันไม่ทำงานอย่างนั้น โปรดจำไว้ว่าส่วนประกอบสามารถติดตั้งได้ที่สองชั้นนอกเท่านั้นซึ่งจะทำให้ขีด จำกัด ต่ำลงบนพื้นที่ของ PCB การเชื่อมต่อระหว่างส่วนประกอบเหล่านั้นกับการเดินสายภายในเลเยอร์ต้องการจุดแวะที่ใช้พื้นที่ในชั้นนอก จุดบอดที่ตาบอดและฝังอยู่สามารถลดปริมาณพื้นที่ที่ต้องใช้ในการเดินสายได้บ้าง แต่จะเพิ่มขั้นตอนการประมวลผลเพิ่มเติมและค่าใช้จ่ายให้กับบอร์ดเช่นกัน

ในหลายกรณีขนาดของบอร์ดถูกกำหนดโดยจำนวนของส่วนประกอบน้อยลงและมากขึ้นโดยการวางของตัวเชื่อมต่อภายนอกและอื่น ๆ ที่ทำให้รู้สึกจากมุมมองของบรรจุภัณฑ์ (และประสบการณ์ผู้ใช้) มากที่สุด ตัวอย่างเช่นการใช้ PCB "oversize" เดียวที่ทอดยาวตลอดแนวจากด้านหน้าไปด้านหลังของกล่องอาจสมเหตุสมผลถ้าไม่ลดค่าใช้จ่ายในการประกอบสองแยกด้วยสายเคเบิลระหว่างกัน จากนั้นผู้ออกแบบก็มี "ความหรูหรา" ในการกระจายส่วนประกอบออกไปเล็กน้อยและใช้เลเยอร์น้อยลง ค่าใช้จ่าย BOM สุดท้ายมักจะต่ำที่สุดโดยใช้วิธีนี้

การตอบสนองต่อการแก้ไขของคุณเกี่ยวกับการออกแบบ IC: ที่จริงแล้ว ICs มีส่วนประกอบที่ใช้งานเพียงชั้นเดียวซึ่งมีข้อ จำกัด มากกว่า PCB แบบสองด้าน อย่างไรก็ตามขนาดฟีเจอร์ขั้นต่ำของเลเยอร์ที่แอ็คทีฟมักจะมีขนาดเล็กกว่าเลเยอร์การเดินสายโลหะด้านบนมากดังนั้นจึงมีประโยชน์อย่างมากสำหรับการมีเลเยอร์การเดินสายไฟหลายชั้น

ปัจจัย จำกัด กลายเป็นข้อเท็จจริงที่ว่าจุดจบจากเลเยอร์การเดินสายใด ๆ ไปยังแอคทีฟเลเยอร์จะต้องผ่านชั้นการเดินสายที่ต่ำกว่าทั้งหมดการ จำกัด การเดินสายสามารถทำได้มากแค่ไหนในเลเยอร์ล่าง ดังนั้นเลเยอร์ต่ำสุดจึงมักจะใช้สำหรับการเชื่อมต่อ "ส่วนใหญ่ในท้องถิ่น" เท่านั้นและเลเยอร์ที่สูงขึ้นสำหรับการเชื่อมต่อที่กว้างขวางและการเชื่อมต่อทั่วโลกเช่นแหล่งจ่ายไฟและสัญญาณนาฬิกา

ในฐานะนักออกแบบ Printed Circuit Board ฉันสามารถพูดได้ว่ามันไม่คุ้มกับราคาเลย ฉันออกแบบบอร์ดมากถึง 56 ชั้น แต่นี่เป็นกรณีที่เฉพาะเจาะจงมากคือราคาไม่มากเท่ากับเรื่องประสิทธิภาพ ข้อ จำกัด อีกอย่างหนึ่งคือความหนาของบอร์ด ลามิเนตที่ใช้นั้นบางเพียงเท่านั้นและเมื่อคุณเพิ่มเลเยอร์ทั้งหมดลงไปมากกว่า 14-16 ชั้นความหนาของบอร์ดเริ่มเกินมาตรฐาน 1.6 มม. และในกรณีของบอร์ดเลเยอร์ 56 ที่ฉันออกแบบมานั้นมีความหนามากกว่า 5mm หากคุณต้องใช้ชิ้นส่วนที่เป็นรูคุณจะพบกับปัญหาที่ชิ้นส่วนเหล่านี้มีความยาวพินที่ออกแบบมาเพื่อให้พอดีกับบอร์ดที่มีความหนาไม่เกิน 2 มม. และถ้าคุณเกินกว่านั้นคุณจะไม่มีพินพอที่จะประสาน เพื่อผ่านมาตรฐาน IPC สำหรับคุณภาพการประกอบ

เมื่อพูดถึงการออกแบบวงจรไอซีแนวคิดของเลเยอร์แตกต่างกันเล็กน้อยเนื่องจากการผลิตส่วนใหญ่เกิดจากการทับถม แต่ในทำนองเดียวกับ PCBs แต่ละเลเยอร์เพิ่มเวลาในการผลิตและดังนั้นจึงมีค่าใช้จ่าย

พวกเราทำ.PCB มีความหนาถึง 16 ชั้นหากไม่หนากว่านี้มาก

IC เป็นทรานซิสเตอร์หนึ่งชั้นและจากนั้นสาย 16-32 ชั้นอยู่ด้านบน
IC 2.5-d เป็นกองซ้อนของเหล่านี้อยู่ด้านบนของแต่ละอื่น ๆ ที่มีการเชื่อมต่อระหว่างเวเฟอร์ซิลิคอน
IC 3 มิติจะมีทรานซิสเตอร์หลายชั้น แต่ฉันไม่แน่ใจว่ามีผู้ผลิตหลายรายทำเช่นนั้น

เหตุผลหลักสำหรับการพยายามรักษาเลเยอร์ให้น้อยที่สุดนั้นมีค่าใช้จ่าย ทุกสตางค์มีค่าใช้จ่ายเมื่อคุณผลิตอะไรมากมาย เลเยอร์เพิ่มเติม = เวลามากขึ้นและค่าใช้จ่ายมากขึ้น เมื่อคุณต้องการเลเยอร์คุณต้องใช้เลเยอร์และมันก็อยู่ที่นั่นเพื่อคุณถ้าคุณมีสีเขียว

การลดต้นทุนเป็นเหตุผลหลัก

ในเมนเฟรมกลางปี ​​80 บริษัท แม่ของเราซื้อโรงงานขนาด 200k ตารางฟุตที่ผลิตแทร็ค microgrid 50 ชั้นในขนาด MOBO และเครื่องรีดสำหรับบอร์ดเหล่านี้มีขนาดใหญ่มากไม่ต้องพูดถึงถังขนาดใหญ่ที่เต็มไปด้วยสารเคมีทองคำ

เมื่อฉันเคยซื้อ PCBs สำหรับการวิจัยและพัฒนาในแต่ละเดือนและปริมาณการประมาณการค่าใช้จ่ายสามารถลดลงได้เพียงไม่กี่บรรทัดของสเปคที่โดยทั่วไปคือน้ำหนักรวมของทองแดงหรือความหนาและชั้น * พื้นที่ ดังนั้นการเพิ่มเลเยอร์เพิ่มเติมเพิ่มค่าใช้จ่ายเว้นแต่ทำทินเนอร์ ค่าใช้จ่ายที่เพิ่มขึ้นนั้นอยู่นอกเกณฑ์ปกติของการกำหนดเส้นทางและปริมาณและขนาดของหลุมและต่ำกว่าปกติ 8/8 ล้านซึ่งลงไปที่ 3 / 3mil และช่องว่างในขณะนี้

ค่าใช้จ่ายในการเปลี่ยนเมนเฟรมในประสิทธิภาพเป็นเหมือนพีซีระดับไฮเอนด์ที่มีราคาเพียง 0.02% ของการเป็นเจ้าของเมนเฟรม

กฎของหัวแม่มือในยุค 90 สำหรับฉันคือ 5 เซ็นต์ต่อตารางในทุกชั้นของ 1oz Cu

พรี Preg PCB ที่บางที่สุดที่ทำนั้นสอดคล้องกับประมาณ 2 ล้านต่อชั้นดังนั้นมากกว่าประมาณ 30-32 ชั้น (และไม่มีแกนกลาง) จะต้องใช้บอร์ดที่หนากว่า 1.6 มม. ปกติ

ราคาต่อ cm ^ 2 ของบอร์ด 14 ชั้นเทียบกับบอร์ด 4 เลเยอร์ประมาณ 5-6: 1 ในปริมาณ 100 และ 12: 1 ในปริมาณ 10 หรืออีกนัยหนึ่งค่าติดตั้งค่อนข้างสูงเช่นเดียวกับต้นทุนผันแปร

คุณสามารถเข้าใกล้ชิ้นส่วนเข้าด้วยกันเท่านั้นดังนั้นการประหยัดจึงเป็นจริง แต่มี จำกัด ด้วยจำนวนเลเยอร์ที่สูงขึ้น ประหยัดได้ด้วยการใช้แพ็คเกจที่เล็กที่สุดที่เป็นไปได้เช่น BGA หรือแพ็คเกจสเกลชิพและชิ้นส่วนแบบพาสซีฟที่เล็กที่สุด (น้อยกว่า 0201) โดยใช้เส้นละเอียดมาก (เช่น 3 หรือ 4 ล้านตัวอย่าง) โดยใช้ blind vias, ฝัง vias, microvias และออกจากการพิมพ์ออกแบบ แต่ละสิ่งเหล่านั้นมีค่าใช้จ่ายมากขึ้นและต้องการเทคโนโลยีที่สูงขึ้นเพื่อความน่าเชื่อถือในระดับเดียวกัน

โดยทั่วไปบอร์ดนับเลเยอร์สูงจะมีราคาสูงกว่าสำหรับการเชื่อมต่อเดียวกัน (ประสิทธิภาพอาจดีกว่าเมื่อใช้เครื่องบินภาคพื้นดินมากขึ้นดังนั้นฉันจึงไม่ได้พูดถึงการทำงานที่เทียบเท่า) และมีต้นทุนคงที่ที่สูงขึ้นมาก .

สมาร์ทโฟนเป็นตัวอย่างที่ค่าใช้จ่ายเป็นธรรม แต่ผลิตภัณฑ์ส่วนใหญ่ไม่ต้องการ (หรือไม่สามารถจ่ายได้) เพื่อใช้ IC ที่เล็กที่สุดและแพ็คเกจอื่น ๆ ที่หนาตาที่สุดเท่าที่จะเป็นไปได้

ไอซีตามที่ฉันเข้าใจอาจใช้หลายชั้นของโลหะสำหรับการเชื่อมต่อ (ไอซีดิจิตอลที่ซับซ้อนเช่นซีพียูที่อาจมีมากกว่าหนึ่งพันล้านทรานซิสเตอร์ไม่ใช่ชิปอนาล็อกแบบง่าย)

มีปัญหา 2 เลเยอร์ (ด้วย PTH) การแก้ไข: การติดตามไม่สามารถข้ามได้โดยไม่ต้องใช้ประโยชน์จากส่วนประกอบบางอย่าง (หรือบริดจ์ / zero-ohm / ... ) ข้ามมัน

มีปัญหาในการแก้ปัญหา 3 ชั้น: กราวด์ส่งคืนสำหรับการติดตามสัญญาณระดับต่ำหรือความถี่สูงอยู่บนเส้นทางที่แตกต่างจากการติดตามตัวเองทำให้เกิดลูปกราวด์ความต้านทานการติดตามที่ไม่ได้กำหนดไว้ ระนาบกราวด์จะมากหรือน้อยเทียบเท่ากับการติดตามการส่งคืนของพื้นดินที่ขนานกันอย่างแน่นอน

มีปัญหาในการแก้ปัญหา 4 ชั้น: การเดินสายการกระจายพลังงานใช้พื้นที่จากร่องรอยและเพิ่มความซับซ้อน

มีปัญหาในการแก้ปัญหา 5 ชั้น: ระดับต่ำหรือวงจรแอนะล็อก RF และดิจิตอล (ชีพจร) และ / หรือวงจรพลังงานใช้พื้นดินร่วมกันและการเปลี่ยนแปลงพื้นดินเพียงเล็กน้อยที่เกิดจากหลังได้รับการขยายอย่างมากโดยอดีต

นอกเหนือจากนั้นยังรองรับความซับซ้อนเพิ่มเติมและ / หรือรางพลังพิเศษ ...

มีปัจจัยหลายอย่างที่กำหนดจำนวนชั้น:

1 . การกระจายอำนาจ

ไม่ใช่เรื่องผิดปกติที่จะเห็นรางไฟ 6 รางขึ้นไปบนบอร์ดที่มีความซับซ้อนปานกลาง การแจกจ่ายที่เหมาะสมนั้นค่อนข้างท้าทาย (โดยเฉพาะหากมีการเชื่อมโยงความเร็วสูงเช่น PCI Express, Fibre Channel 4x หรือ 10 เท่า, Infiniband, 10G ethernet, SMPTE292 หรือเร็วกว่า)

ความต้องการพลังงานเพียงอย่างเดียวอาจต้องการหลายชั้น สวิตช์ Infiniband คลาสผู้กำกับที่ฉันออกแบบเมื่อ 14 ปีก่อนมี 1.2V @ 100A บนแผงสวิตช์โหนด ไฟ LED ความสว่างสูงขับจอแสดงผลขึ้น 15A ที่ ~ 4.5V ความต้องการประเภทนี้ผลักดันให้เกิดพลังงานหลายชั้นและชั้นกราวด์เพียงอย่างเดียวเพียงอย่างเดียว8 ชั้นสำหรับพลังงานไม่ใช่เรื่องแปลกในกรณีเช่นนี้

2 . เค้าโครงความหนาแน่นสูง

นอกเหนือจากการนับเลเยอร์จุดแวะเป็นตัวขับเคลื่อนต้นทุน มันอาจมีราคาไม่แพงเมื่อเพิ่มเลเยอร์สองชั้นถ้านับผ่านจะลดลง ผ่านขนาดรูยังทำให้ต้นทุนลดลง แม้ว่าขนาดรูจิ๋วขนาดเล็กธรรมดา 0.3 มม. จะไม่เพิ่มค่าใช้จ่ายมากนัก แต่เกินอัตราส่วนความหนาของบอร์ดต่อการเจาะผ่านขนาด 8: 1 แน่นอนเพราะผู้ผลิตรู้ว่าสิ่งนี้จะเพิ่มการแตกของดอกสว่านอย่างมาก นี่เป็นไก่และไข่นิดหน่อยเนื่องจากการเพิ่มจำนวนเลเยอร์อาจเพิ่มขนาดรูที่เล็กที่สุด

3 . การเชื่อมต่อความเร็วสูงจำนวนมาก

คู่ความเร็วสูงทำงานได้ดีที่สุดกับการกำหนดเส้นทางเลเยอร์เดียว (การฝ่าวงล้อมผ่านที่ปลายแต่ละด้านเท่านั้น) ด้วยเหตุผลหลายประการ พิจารณา PCB ที่มีการเชื่อมต่อระหว่างกันแบบอิสระ DDR3 2100, 32 เลนของ PCI Express ที่ 8Gb / s; ทั้งหมดนี้ต้องการเลเยอร์การจัดเส้นทางหลายชั้น สิ่งนี้อาจเป็นเรื่องที่ท้าทายมากในสภาพแวดล้อมที่มีสัญญาณผสม

แน่นอนว่าเราเลือกจำนวนเลเยอร์ที่คุ้มค่าที่สุด แต่ไม่บ่อยที่สุดเท่าที่จะเป็นไปได้ซึ่งอาจทำให้เกิดปัญหาด้านความน่าเชื่อถือ

ดังนั้นคำตอบคือจำนวนของเลเยอร์นั้นขึ้นอยู่กับการใช้งาน ถ้าเราสามารถหนีออกไปได้ด้วย 4 ชั้นเยี่ยมมาก บ่อยครั้งมากที่ไม่เป็นจริง

การนับเลเยอร์สูงนั้นเป็นไปได้จริงและใช้ในบางแอปพลิเคชัน

แต่ในความเป็นจริงแล้วราคาและความน่าเชื่อถือลดลง

คุณต้องเข้าใจกระบวนการผลิต PCB เพื่อให้ได้รับการจัดการที่แท้จริงในเรื่องนี้ ความจริงก็คือทุกชั้นที่คุณเพิ่มจะเพิ่มความน่าจะเป็นที่สแต็คที่ผลิตจะไม่ผ่านการทดสอบการทำงาน โดยเฉพาะอย่างยิ่งการเชื่อมต่อระหว่างและผ่านเลเยอร์สามารถและไม่สามารถเชื่อมต่อได้ เช่นนี้มีจำนวนเศษบอร์ดที่สร้างขึ้นเป็นส่วนหนึ่งของกระบวนการผลิต เลเยอร์ยิ่งคุณเพิ่มต้นทุนผู้ผลิตในการผลิตซึ่งแน่นอนว่าจะได้รับการส่งผ่านไปยังคุณ

ยิ่งกว่านั้นแม้ว่ามันจะผ่านการทดสอบในการผลิตความน่าจะเป็นของการเชื่อมต่อระหว่างกันนั้นล้มเหลวในสนามก็เพิ่มขึ้นอย่างชัดเจนด้วยจำนวนชั้น

แน่นอนว่ามันจะง่ายขึ้นโดยเฉพาะอย่างยิ่งกับเครื่องมือ CAD ในปัจจุบันเพื่อเพิ่มเลเยอร์อื่น แต่ผู้ออกแบบที่ชาญฉลาดจะพยายามลดต้นทุนและเพิ่มความน่าเชื่อถือของ PCB ด้วยการลดจำนวนเลเยอร์ บ่อยครั้งที่หมายถึงการออกแบบใหม่การกำหนดพินใหม่อย่างชาญฉลาดการเปลี่ยนประเภทส่วนประกอบเป็นต้น

การตัดสินใจที่จะเพิ่มอีกชั้นหนึ่งมักจะเป็นทางเลือกสุดท้าย