255 Tbit / s ถูกประมวลผลในการสื่อสารด้วยไฟเบอร์ออปติกอย่างไร

ฉันไม่เคยเข้าใจเลยว่าการทำลายสถิติการถ่ายโอนข้อมูลทำได้อย่างไรในแง่ของการแปลงสัญญาณจาก / เป็นสัญญาณไฟฟ้าและสัญญาณแสง

สมมติว่าเรามีข้อมูล 255 Tbits และเราต้องการถ่ายโอนในหนึ่งวินาที (นี่คือความสำเร็จในโลกแห่งความเป็นจริง) คุณมีเก็บ 255 Tbits ในตัวเก็บประจุ 255 ล้านล้าน (นั่นคือ RAM) ตอนนี้เราคาดว่าจะสามารถอ่านแต่ละคนได้อย่างต่อเนื่องโดยสอบถามแต่ละบิตเพื่อให้หนึ่งวินาทีต่อมาเราอ่านทั้งหมด 255 ล้านล้านของพวกเขา เห็นได้ชัดว่าไม่ได้เตรียมการโดยโปรเซสเซอร์ 3 GHz

สิ่งที่เกี่ยวกับการสิ้นสุดการรับ? พัลส์จะมาที่ 255 THz แต่อัตราการรีเฟรชของอุปกรณ์อิเล็กทรอนิกส์ที่พยายามอ่านสัญญาณขาเข้านั้นไม่เกิน 255 THz สิ่งเดียวที่ฉันจินตนาการได้คือโปรเซสเซอร์หลายพันตัวที่มีการแบ่งเวลาสัญญาณนาฬิกาเป็นมัลติเพล็กซ์ (ล่าช้า) น้อยกว่า 0.000000000001 วินาที แม้ว่าการทำมัลติเพล็กซ์แบบนี้จะทำให้ฉันกลับมาสู่ปัญหาของฉันได้อย่างไรด้วยความแตกต่างของความถี่พันเท่านี้

แทนที่จะกังวลเกี่ยวกับงานวิจัยที่ผลักดันสิ่งต่าง ๆ ให้ถึงขีด จำกัด ก่อนเริ่มต้นด้วยการทำความเข้าใจกับสิ่งที่อยู่ข้างหน้าคุณ

ฮาร์ดไดรฟ์ SATA 3 ในคอมพิวเตอร์ที่บ้านทำให้ 6 Gbits / s เป็นลิงค์อนุกรมได้อย่างไร โปรเซสเซอร์หลักไม่ใช่ 6 GHz และตัวหนึ่งในฮาร์ดไดรฟ์ไม่ได้เป็นเช่นนั้นโดยเหตุผลของคุณมันไม่ควรจะเป็นไปได้

คำตอบก็คือโปรเซสเซอร์ไม่ได้นั่งอยู่ที่นั่นเพียงวางบิตทีละครั้งมีฮาร์ดแวร์เฉพาะที่เรียกว่า SERDES (serializer / deserializer) ที่แปลงสตรีมข้อมูลแบบขนานความเร็วต่ำลงเป็นอนุกรมความเร็วสูงแล้วกลับมาอีกครั้งที่ ปลายอีกด้าน หากใช้งานได้ในบล็อกของ 32 บิตอัตราจะต่ำกว่า 200 MHz และข้อมูลนั้นจะถูกจัดการโดยระบบ DMA ที่จะย้ายข้อมูลระหว่าง SERDES และหน่วยความจำโดยอัตโนมัติโดยไม่ต้องมีหน่วยประมวลผลเข้ามาเกี่ยวข้อง โปรเซสเซอร์ทั้งหมดที่ต้องทำคือสั่งให้คอนโทรลเลอร์ DMA ทราบว่ามีข้อมูลอยู่ที่ใดส่งและตอบกลับได้มากน้อยเพียงใด หลังจากนั้นโปรเซสเซอร์สามารถปิดและทำสิ่งอื่นได้คอนโทรลเลอร์ DMA จะขัดจังหวะเมื่องานเสร็จ

และหากซีพียูใช้เวลาส่วนใหญ่จะสามารถใช้เวลานั้นเพื่อเริ่ม DMA & SERDES อันที่สองที่ทำงานบนการถ่ายโอนครั้งที่สอง ในความเป็นจริง CPU หนึ่งตัวสามารถทำการถ่ายโอนแบบขนานได้ค่อนข้างน้อยทำให้คุณมีอัตราการรับส่งข้อมูลที่ดี

ตกลงนี่คือระบบไฟฟ้ามากกว่าออปติคอลและช้ากว่าระบบที่คุณถามถึง 50,000 เท่า แต่ใช้แนวคิดพื้นฐานแบบเดียวกัน หน่วยประมวลผลเกี่ยวข้องกับข้อมูลในหน่วยข้อมูลขนาดใหญ่เท่านั้นโดยเฉพาะฮาร์ดแวร์ที่เกี่ยวข้องกับชิ้นงานที่มีขนาดเล็กลงและข้อเสนอพิเศษด้านฮาร์ดแวร์เฉพาะบางชิ้นเท่านั้นในแต่ละครั้ง จากนั้นคุณใส่ลิงก์จำนวนมากในแบบคู่ขนาน

นอกเหนือจากนี้ในช่วงปลายหนึ่งที่มีคำแนะนำในคำตอบอื่น ๆ แต่ไม่ได้อธิบายอย่างชัดเจนทุกที่คือความแตกต่างระหว่างอัตราบิตและอัตรารับส่งข้อมูล อัตราบิตคืออัตราที่ส่งข้อมูลอัตรารับส่งคืออัตราที่ส่งสัญลักษณ์ ในระบบหลาย ๆ ระบบสัญลักษณ์ที่ส่งมาที่ไบนาบิตดังนั้นตัวเลขทั้งสองจึงเหมือนกันอย่างมีประสิทธิภาพซึ่งเป็นสาเหตุที่ทำให้เกิดความสับสนระหว่างทั้งสอง

อย่างไรก็ตามในบางระบบจะใช้ระบบเข้ารหัสหลายบิต หากแทนที่จะส่งสาย 0 V หรือ 3 V ลงในแต่ละรอบนาฬิกาคุณส่ง 0 V, 1 V, 2 V หรือ 3 V สำหรับแต่ละนาฬิกาดังนั้นอัตราสัญลักษณ์ของคุณจะเท่ากันคือ 1 สัญลักษณ์ต่อนาฬิกา แต่แต่ละสัญลักษณ์มีสถานะเป็นไปได้ 4 สถานะและสามารถเก็บข้อมูลได้ 2 บิต ซึ่งหมายความว่าอัตราบิตของคุณเพิ่มขึ้นเป็นสองเท่าโดยไม่เพิ่มอัตรานาฬิกา

ไม่มีระบบในโลกแห่งความจริงที่ฉันตระหนักถึงการใช้สัญลักษณ์มัลติ - บิทระดับแรงดันไฟฟ้าแบบง่ายๆคณิตศาสตร์ที่อยู่เบื้องหลังระบบโลกแห่งความเป็นจริงอาจได้รับสิ่งที่น่ารังเกียจมาก แต่หลักการพื้นฐานยังคงเหมือนเดิม หากคุณมีสถานะที่เป็นไปได้มากกว่าสองสถานะคุณสามารถรับบิตได้มากขึ้นต่อนาฬิกา Ethernet และ ADSL เป็นระบบไฟฟ้าทั่วไปสองระบบที่ใช้การเข้ารหัสประเภทนี้เช่นเดียวกับระบบวิทยุที่ทันสมัย ดังที่ @ alex.forencich กล่าวว่าในคำตอบที่ยอดเยี่ยมของเขาระบบที่คุณถามเกี่ยวกับรูปแบบสัญญาณ 32-QAM (Quadrature amplitude modulation), สัญลักษณ์ที่เป็นไปได้ 32 แบบที่แตกต่างกันหมายถึง 5 บิตต่อสัญลักษณ์ที่ส่ง

มันดูเหมือนว่าคุณกำลังหมายเฉพาะเพื่อhttp://www.nature.com/nphoton/journal/v8/n11/full/nphoton.2014.243.html มันสามารถอ่านได้ที่นี่: https://www.researchgate.net/publication/269099858_Ultra-high-density_spatial_division_multiplexing_with_a_few-mode_multicore_fibre

ในกรณีนี้มันซับซ้อนกว่า "สัญญาณออปติคอล" เล็กน้อย ลิงก์ที่เป็นปัญหาใช้รูปแบบการขนานหลายรูปแบบเพื่อให้ได้ผลลัพธ์ที่ 255 Tbps:

• การแบ่งมัลติเพล็กซิ่งแบบหนาแน่นจะใช้ในการอัดความยาวคลื่นที่แตกต่างกัน 50 ลงในเส้นใยในช่วง 50 GHz (~ 0.8 nm ในย่าน 1550 nm C) แต่ละอันมีข้อมูล 1 / 50th

• ไฟเบอร์ที่ใช้เป็นไฟเบอร์แบบ 7 แกนที่กำหนดเองซึ่งมีสามโหมดต่อ 3 แกนแต่ละแกนมี 2 โพลาไรซ์สำหรับ 7 * 3 * 2 = 42 ช่องอิสระ (มากหรือน้อย) ดูเหมือนว่าจุดขายของเส้นใยของพวกเขาคือการแยกระหว่างคอร์นั้นค่อนข้างดีดังนั้นผู้รับจะต้องปรับครอสทอล์คให้เท่ากันระหว่างโหมดและโพลาไรเซชันของแต่ละคอร์แยกกัน (7 ขนาน 6x6 แทน 42x42)

จากนั้นพวกเขาใช้รูปแบบสัญญาณ 24.3 Gbaud 32-QAM (5 บิตต่อสัญลักษณ์ 24.3 * 5 = 121.5 Gbps) สำหรับช่อง 42 * 50 ทั้งหมดสำหรับแบนด์วิดท์โดยรวมที่ 0.1215 * 42 * 50 = 255.15 Tbps

ตอนนี้พวกเขาโกงที่นี่เล็กน้อยจริง ๆ : พวกเขาใช้เลเซอร์ 50 ตัว, ทวีคูณพวกมันเข้าด้วยกัน, ปรับมันด้วยไอคิวโมดูเลเตอร์ตัวเดียว, จากนั้นตกแต่งขั้วและช่องทางติดกันด้วยความล่าช้าคงที่เพื่อเลียนแบบโดยใช้เครื่องส่งสัญญาณอิสระ ดังนั้นมันเป็นเพียงสัญญาณเดียวที่ 121.5 Gbps ซ้ำกัน 2,100 เท่า และสัญญาณที่ส่งอาจเป็นเพียงลำดับไบนารีหลอกเทียม (PRBS) ที่สร้างขึ้นทันทีและไม่ได้อ่านจากหน่วยความจำ หรืออาจอ่านจาก SRAM ที่เร็วหรืออาเรย์ของ DRAM ในเครื่องกำเนิดสัญญาณรูปคลื่นประสิทธิภาพสูง

ในด้านการรับการประมวลผลสัญญาณดิจิตอลจำเป็นต้องกู้คืนข้อมูลต้นฉบับโดยการชดเชย crosstalk ระหว่างโหมดและโพลาไรซ์ในแต่ละคอร์และใช้การแก้ไขข้อผิดพลาด กระดาษกล่าวถึงตัวเลข 200 Tbps net ซึ่งจะเป็นอัตราข้อมูลก่อนการเข้ารหัสสำหรับการส่งสัญญาณ (คล้ายกับวิธี 1000BASE-X กิกะบิตอีเธอร์เน็ตเป็น 1 Gbps ก่อนการเข้ารหัสและ 1.25 Gbps หลังจากหรือ PCIe คือ 2/4 / 7.877 Gbps ก่อน การเข้ารหัสและ 2.5 / 5/8 Gbps หลังจากนั้น) แต่ก็ไม่มีความชัดเจนว่ารูปแบบการเข้ารหัสและการแก้ไขข้อผิดพลาดไปข้างหน้านั้นเป็นอะไร

ดูเหมือนว่าพวกเขาไม่ได้สร้างตัวรับสัญญาณจริง แต่พวกเขาใช้ออสซิลโลสโคปความเร็วสูงสองตัวกับเครื่องตรวจจับที่เชื่อมโยงกันเพื่อจับข้อมูลดิบแล้วทำการประมวลผลสัญญาณและปรับสมดุลออฟไลน์แทน พวกเขายังต้องทำการจับภาพ interleaved เวลาแฟนซีเพราะพวกเขาต้องทำการตรวจจับที่สอดคล้องกันในทั้ง 3 โหมดจากแต่ละแกนเส้นใยในเวลาเดียวกัน แต่พวกเขามีออสซิลโลสโคปที่รวดเร็วเพียง 2 ตัวเท่านั้น และแม้กระทั่งการตั้งค่าดังกล่าวจะอนุญาตให้พวกเขาได้รับ 1 ความยาวคลื่นบน 1 แกนเส้นใยในแต่ละครั้ง - 729 Gbps และในระยะสั้น ๆ เท่านั้น

แต่ทั้งหมดนี้ก็ใช้ได้เพราะกระดาษนั้นเกี่ยวกับไฟเบอร์ไม่ใช่ลิงก์จริง

TL: DR: ตัวเลข 255 Tbps นั้นทำให้เข้าใจผิดเล็กน้อย - พวกเขาไม่ได้สร้างตัวรับส่งสัญญาณที่สามารถทำได้ แต่พวกเขาประเมินไฟเบอร์แบบมัลติคอร์ที่พวกเขาทำด้วยสำเนา 2100 สำเนาของสัญญาณ 121.5 Gpbs และตัวรับสัญญาณเดียว

ไม่สนใจรายละเอียดของที่เฉพาะเจาะจงในการส่งคำถาม (ซึ่ง @ alex.forencich ได้กล่าวแล้วในรายละเอียดมาก) ก็ดูเหมือนว่ามันอาจจะเป็นประโยชน์ในการพิจารณากรณีทั่วไปมากขึ้น

แม้ว่าการส่งสัญญาณแบบพิเศษนี้จะส่งผลกระทบต่อ 255 Tbps ผ่านทางเส้นใย แต่การเชื่อมโยงของไฟเบอร์ที่เร็วมากก็ยังคงใช้งานอยู่เป็นปกติ ฉันไม่แน่ใจว่ามีการปรับใช้จำนวนเท่าไหร่ (อาจจะไม่มากนัก) แต่มีข้อกำหนดเชิงพาณิชย์สำหรับ OC-1920 / STM-640 และ OC-3840 / STM-1280 โดยมีอัตราการส่งข้อมูล 100 และ 200 Gbps ตามลำดับ . นั่นคือขนาดของคำสั่งสามคำที่ช้ากว่าการทดสอบนี้ที่แสดงให้เห็น แต่ก็ยังค่อนข้างเร็วโดยมาตรการทั่วไปส่วนใหญ่

ดังนั้นสิ่งนี้จะทำอย่างไร มีการใช้เทคนิคเดียวกันหลายอย่าง โดยเฉพาะอย่างยิ่งทุกอย่างที่ทำการส่งสัญญาณแบบ "เร็ว" ใช้การแบ่งคลื่นแบบทวีคูณ (DWDM) ซึ่งหมายความว่าคุณต้องเริ่มด้วยแสงเลเซอร์จำนวนมาก (พอสมควร) แต่ละอันจะส่งแสงความยาวคลื่นที่แตกต่างกัน คุณปรับบิตให้เข้ากับสิ่งเหล่านั้นแล้วส่งพวกมันทั้งหมดเข้าด้วยกันผ่านเส้นใยเดียวกัน - แต่จากมุมมองทางไฟฟ้าคุณกำลังป้อนบิตสตรีมที่แยกจากกันทั้งหมดเข้าไปในโมดูเลเตอร์แล้วคุณผสมเอาท์พุทออปติกทั้งหมด แสงที่แตกต่างกันเหล่านั้นผ่านเส้นใยเดียวกันในเวลาเดียวกัน

ในตอนท้ายของการรับฟิลเตอร์ออปติคอลจะใช้เพื่อแยกสีอีกครั้งจากนั้นโฟโต้ทรานซิสเตอร์จะใช้ในการอ่านสตรีมบิตแต่ละรายการ

แม้ว่าฉันจะแสดงเพียง 7 อินพุต / เอาต์พุต แต่ระบบจริงใช้ความยาวคลื่นนับสิบ

สำหรับสิ่งที่ต้องใช้ในการรับส่งสัญญาณและการสิ้นสุด: มีเหตุผลที่เราเตอร์กระดูกหลังมีราคาแพง แม้ว่าหน่วยความจำเพียงหน่วยเดียวจะต้องป้อนส่วนของแบนด์วิดท์โดยรวม แต่คุณก็ยังต้องการ RAM ที่ค่อนข้างเร็ว - ส่วนของเราเตอร์ที่เร็วขึ้นนั้นใช้ SRAM ระดับไฮเอนด์ค่อนข้างมากดังนั้น ณ จุดนั้นข้อมูลก็มาจาก ประตูไม่ใช่ตัวเก็บประจุ

อาจเป็นเรื่องน่าสังเกตว่าแม้ที่ความเร็วต่ำ (และไม่คำนึงถึงการใช้งานทางกายภาพเช่น DWDM) เป็นเรื่องปกติที่จะแยกส่วนความเร็วสูงสุดของวงจรเป็นชิ้นส่วนเล็ก ๆ น้อย ๆ ตัวอย่างเช่น XGMII ระบุการสื่อสารระหว่าง 10 กิกะบิต / วินาที Ethernet MAC และ PHY แม้ว่าการส่งผ่านสื่อบันทึกทางกายภาพเป็นบิตสตรีม (ในแต่ละทิศทาง) ซึ่งมี 10 กิกะบิตต่อวินาที XGMII ระบุบัสไวด์ 32- บิตระหว่าง MAC และ PHY ดังนั้นอัตรานาฬิกาบนบัสนั้นอยู่ที่ประมาณ 10 GHz / 32 = 312.5 MHz (ในทางเทคนิคแล้วตัวนาฬิกาเองนั้นครึ่งหนึ่ง - ใช้การส่งสัญญาณ DDR ดังนั้นจึงมีข้อมูลทั้งบนขอบขึ้นและลงของนาฬิกา) เฉพาะภายใน PHY เท่านั้นที่ทุกคนต้องรับมือกับอัตรานาฬิกาหลาย GHz แน่นอน XGMII ไม่ใช่เพียงอินเตอร์เฟส MAC / PHY เท่านั้น