ตัวต้านทานอินพุต Op-Amp?

ฉันอ่านแผ่นข้อมูลสำหรับTL064ซึ่งมีตัวเลขนี้ในหน้า 16:

แน่นอนว่าเป็นแอมพลิฟายเออร์ instrumentation ที่เห็นได้ชัดว่าใช้เอาต์พุตของแอมพลิฟายเออร์ inverting แทนที่จะเป็นกราวด์ที่มุมล่างขวาของรูปด้านบน แต่สิ่งที่ทำให้ฉันสับสนจริงๆคือตัวต้านทาน 100 kΩติดโดยตรง แอมป์ ฉันจำไม่ได้ว่าเห็นวงจรเครื่องขยายเสียงเครื่องมือในหนังสือหรือบันทึกการใช้งานที่มีพวกเขาและเครื่องขยายเสียงเครื่องมือทั้งหมดที่ฉันสร้างขึ้นโดยใช้โครงร่างสามแอมป์ทำงานได้ดีโดยไม่มีพวกเขา

เอกสารข้อมูลทางเทคนิคระบุความต้านทานอินพุตที่ 10 ¹² Ωซึ่งมากกว่า 10,000,000 เท่ามากกว่า 100 kΩดังนั้นดูเหมือนจะไม่เพิ่มอะไรเลยในอินพุต JFET ที่มีความต้านทานสูง ฉันคิดว่าบางทีมันมีบางอย่างเกี่ยวกับกระแสไบอัสอินพุต แต่นั่นเป็นเพียงฉันที่ทำแทงป่าในความมืด

อยากรู้อยากเห็นรูปที่ 26 ในแผ่นข้อมูลเดียวกัน (หน้า 18) แสดงแอมพลิฟายเออร์เครื่องมือวัดสองแอมป์รุ่นที่ไม่มีตัวต้านทาน 100 k at ที่อินพุท op-amp ที่ไม่มีการแปลง!

อะไรคือวัตถุประสงค์ของตัวต้านทาน 100 kΩที่อินพุทที่ไม่ได้ใส่กลับเข้าไปในวงจรข้างต้น ฉันขาดอะไรบางอย่างที่ชัดเจนอย่างสมบูรณ์?

IMO พวกเขาไม่มีจุดประสงค์และพวกเขาสามารถถูกทิ้งไว้ หากพวกเขาจะลดการป้อนข้อมูลให้น้อยที่สุดก็ควรมีหนึ่งในข้อเสนอแนะจากการส่งออกไปยังอินพุตกลับหัว อินพุตทั้งสองควรดูอิมพีแดนซ์เดียวกัน
โดยเฉพาะอย่างยิ่งกับความต้านทานอินพุตที่สูงมากเช่น opamp ของ FET ดูเหมือนว่าไม่จำเป็นสำหรับพวกเขา

มันไม่เคยถูกกล่าวถึงในแผ่นข้อมูล แต่ในทางปฏิบัติผู้ติดตามแรงดันไฟฟ้าจำนวนมากไม่เสถียรโดยไม่มีความต้านทานอินพุตซีรีย์ ลองสร้างผู้ติดตามแรงดันไฟฟ้าด้วย LME49710 ขับโหลด 150 โอห์ม ใช้คลื่นไซน์ 1 KHz ผลลัพธ์ดูแย่ใช่ไหม? ตอนนี้เพิ่มความต้านทาน 10 KOhm ซีรีส์ในอินพุต แก้ไขปัญหา.

ฉันก็อยากจะได้ยินคำอธิบายสำหรับเรื่องนี้

นี่อาจเป็นความผิดพลาดในแผนภาพวงจร อาจเป็นไปได้ว่าเจตนาคือตัวต้านทาน 100K เป็นตัวต้านทานตัวต้านทานต่ออินพุตแทนที่จะเป็นแบบอนุกรม ตัวต้านทานแบบแบ่งจะใช้เพื่อลดความต้านทานอินพุตเป็น 100K (ความต้านทานอินพุตทางดาราศาสตร์นั้นไม่เป็นที่ต้องการเสมอไป: สำหรับสิ่งหนึ่งมันมีความไวต่อสัญญาณรบกวน) จุดประสงค์ที่สองคือเพื่อให้ DC คืนกลับหากมีตัวเก็บประจุแบบคัปปลิ้งก่อนอินพุต ตัวเก็บประจุจะประจุจนกว่าจะนำอินพุตนั้นออกจากช่วงที่มีประโยชน์ ผ่านอินพุต JFET ที่มีกระแสไบแอสน้อยมากซึ่งอาจใช้เวลาหลายชั่วโมงหรือหลายวัน!

พบการสนทนาที่ดีของที่นี่: http://www.analog.com/library/analogDialogue/archives/41-08/amplifier_circuits.html

(อย่างไรก็ตามนี่คือ "การจับที่ฟาง": เพราะวงจรจะแสดงตัวเก็บประจุ)

สำหรับการมีตัวต้านทานในอนุกรม ฉันเห็นด้วยกับคนอื่น ๆ เหตุผลที่น่าจะเป็นการป้องกันในปัจจุบันในกรณีที่อินพุตหยุดลงจากแรงดันไฟฟ้าเกิน

ฉันสะดุดกับวงจรในแอมป์สำหรับการวัดกระแสที่มีตัวต้านทานอินพุตลึกลับคล้ายกัน (1.3k บนอินพุตทั้งสอง) เห็นได้ชัดว่าเหตุผลที่อยู่เบื้องหลังตัวต้านทานคือการ จำกัด กระแสความผิดในกรณีที่ CM เกินกว่ารางเช่นเมื่อตัดการเชื่อมต่อเซ็นเซอร์ที่มีสายยาว นี้ทราบโปรแกรมจากอะนาล็อกอธิบายสถานการณ์ในรายละเอียดเพิ่มเติม

ตัวต้านทาน 100k ในแผ่นข้อมูล TI มีขนาดค่อนข้างใหญ่และอาจมีเสียงรบกวนจากระบบบ้าง

นอกเหนือจากเหตุผลที่ได้รับการกล่าวถึง (การป้องกันความมั่นคง ... ) ฉันต้องการเพิ่มเหตุผลที่เป็นไปได้: บางโอปส์ต้องการให้อิมพีแดนซ์แหล่งที่มาของอินพุตทั้งสองถูกจับคู่เพื่อให้ได้ระดับการบิดเบือนที่ต่ำที่สุด ตัวอย่างนี้อธิบายไว้ในแผ่นข้อมูล OPA134:

ดังนั้นตัวต้านทานจะอยู่ตรงนั้นกับอิมพิแดนซ์ของอินพุตอื่น