PMOS พร่องทรานซิสเตอร์อยู่ที่ไหน


11

ในโรงเรียนฉันได้รับการสอนเกี่ยวกับทรานซิสเตอร์ PMOS และ NMOS และเกี่ยวกับการปรับปรุง - และทรานซิสเตอร์โหมดการพร่อง นี่คือรุ่นสั้น ๆ ของสิ่งที่ฉันเข้าใจ:

การปรับปรุงหมายถึงช่องสัญญาณปกติปิด พร่องหมายถึงช่องทางปกติเปิด

NMOS หมายถึงช่องที่ทำจากอิเล็กตรอนอิสระ PMOS หมายถึงช่องที่ทำจากช่องว่าง

การเพิ่มประสิทธิภาพ NMOS: แรงดันเกตประตูบวกดึงดูดอิเล็กตรอนเปิดช่อง
การปรับปรุง PMOS: แรงดันเกตประตูลบดึงดูดรูเปิดช่อง
พร่อง NMOS: ประตูแรงดันลบขับอิเล็กตรอนปิดช่องทาง
การสูญเสีย PMOS: แรงดันไฟฟ้าเกตบวกขับไล่รูปิดช่อง

หกปีแล้วที่ฉันเริ่มทำงานออกแบบเพื่อหาเลี้ยงชีพและอย่างน้อยก็ครั้งหนึ่งที่ฉันต้องการ (หรืออย่างน้อยก็คิดว่าฉันต้องการ) ทรานซิสเตอร์ PMOS พร่อง ดูเหมือนเป็นความคิดที่ดีสำหรับวงจรบูทสแตรปสำหรับแหล่งจ่ายไฟตัวอย่างเช่น ยังไม่มีอุปกรณ์ดังกล่าวดูเหมือนจะมีอยู่

เหตุใดจึงไม่มีการสูญเสีย PMOS ทรานซิสเตอร์ ความเข้าใจของฉันเกี่ยวกับพวกเขามีข้อบกพร่องหรือไม่ พวกเขาไร้ประโยชน์หรือไม่ เป็นไปไม่ได้ที่จะสร้าง? มีราคาแพงมากที่จะสร้างว่าต้องการทรานซิสเตอร์แบบอื่นที่มีราคาถูกกว่า? หรือพวกเขาออกไปที่นั่นและฉันก็ไม่รู้จะมองที่ไหนดี?


พวกมันมีประสิทธิภาพน้อยกว่าทรานซิสเตอร์ที่ได้รับการปรับปรุงและ CMOS เป็นเทคโนโลยีที่
เผยแพร่ได้ใน

ด้วยทรานซิสเตอร์ GaAs โหมดการพร่องยังคงเป็นอยู่และดูเหมือนว่าจะเป็นเรื่องธรรมดามากกว่าโหมดการปรับปรุง อย่าถามฉันทำไม
Telaclavo

ใช่ฉันยังสงสัยเกี่ยวกับเรื่องนี้! ข้อมูลเพิ่มเติมบางอย่างในกรณีที่ทุกคนสะดุดกับเรื่องนี้: Supertex ทำให้ mosfet โหมดการลดลง n-channel ที่ดีใช้มันได้ที่: supertex.com/pdf/misc/d_mode_mosfets_SG_device.pdfพวกเขามีบันทึกย่อของแอปพลิเคชันเช่นกัน!

ใช่เรารู้เกี่ยวกับ NMOS คำถามนี้เกี่ยวกับการสูญเสีย PMOS โดยเฉพาะ!
Federico Russo

"การทำงานโดยไม่มีอำนาจ: การส่งวิดีโออะนาล็อก"กล่าวถึงแอพพลิเคชั่นหนึ่งโดยเฉพาะซึ่งทรานซิสเตอร์โหมดการพร่องอาจมีประโยชน์
davidcary

คำตอบ:


5

Wiki พูดว่า ...

ในโหมดการพร่องแบบไม่สมบูรณ์ MOSFET อุปกรณ์จะเปิดตามปกติที่ศูนย์แรงดันไฟฟ้าเกต - แหล่งที่มา อุปกรณ์ดังกล่าวถูกใช้เป็นโหลด "ตัวต้านทาน" ในวงจรลอจิก (เช่นลอจิก NMOS โหลดแบบลอจิก) สำหรับอุปกรณ์ลดน้ำหนักแบบ N ชนิดแรงดันไฟฟ้าอาจจะอยู่ที่ประมาณ –3 V ดังนั้นจึงสามารถปิดได้โดยการดึงเกตลบ 3 V ออก (การระบายน้ำโดยการเปรียบเทียบจะเป็นบวกมากกว่าแหล่งกำเนิดใน NMOS) ใน PMOS ขั้วจะกลับด้าน

ดังนั้นสำหรับโหมดพร่อง PMOS มันเป็นปกติที่ศูนย์โวลต์ แต่คุณต้อง 3V หรือมากกว่าบนเกตสูงกว่าแรงดันไฟฟ้าเพื่อปิด คุณได้แรงดันไฟฟ้านั้นที่ไหน ฉันคิดว่านั่นเป็นสาเหตุที่ผิดปกติ

ในทางปฏิบัติตอนนี้เราเรียกพวกมันว่าสวิตช์ด้านข้างหรือสวิตช์ด้านข้างต่ำสำหรับมอสเฟตกำลัง พวกเขาไม่ต้องการรวมการเพิ่มประสิทธิภาพและโหมดการพร่องในชิปเดียวกันเนื่องจากต้นทุนการประมวลผลเกือบสองเท่า สิทธิบัตรนี้กำหนดนวัตกรรมและมีคุณสมบัติทางกายภาพที่ดีกว่า กว่าที่ฉันจำได้ http://www.google.com/patents/US20100044796

เป็นไปได้แม้ว่าสิ่งที่คุณแนะนำและประสิทธิภาพเป็นประเด็นสำคัญ อย่างไรก็ตามเมื่อมันลดลงมาที่ ESR ต่ำ MOSFETS ก็เหมือนกับสวิตช์ควบคุมแรงดันไฟฟ้าที่มี ESR เปลี่ยนไปในช่วงแรงดันไฟฟ้ากระแสตรงที่หลากหลายซึ่งแตกต่างจากทรานซิสเตอร์สองขั้วซึ่งมีค่า 0.6 ถึง <2V สำหรับยอดสูงสุดในบางกรณี นอกจากนี้สำหรับมอสเฟตก็เป็นสิ่งที่สร้างสรรค์ที่จะคิดว่าพวกมันมีความต้านทานเพิ่มขึ้น 50 ถึง 100 เมื่อดูที่โหลดและ ESR ของแหล่งที่มา ดังนั้นให้พิจารณาว่าคุณต้องการแหล่งสัญญาณ 100 ohm ในการขับ 1 ohm MOSFET และ 10 ohm เพื่อขับ10mΩ MOSFET หากคุณใช้ 100: 1, อนุรักษ์นิยมคือ 50: 1 สิ่งนี้มีความสำคัญเฉพาะในช่วงเวลาการเปลี่ยนของสวิทช์ไม่ใช่กระแสไฟฟ้ากระแสสลับ

ในขณะที่สองขั้ว hFE ลดลงอย่างมากดังนั้นคุณควรพิจารณา hFe ของ 10 ถึง 20 ที่ดีเมื่ออิ่มตัวสำหรับสวิตช์ไฟ

นอกจากนี้ให้พิจารณาว่า MOSFETS เป็นสวิตช์ควบคุมการประจุในระหว่างการเปลี่ยนดังนั้นคุณต้องการให้มีประจุขนาดใหญ่เพื่อขับเคลื่อนความจุเกตและโหลดที่สะท้อนเข้ากับเกตด้วยไดรฟ์เกต ESR ต่ำหากคุณทำการเปลี่ยนอย่างรวดเร็วและหลีกเลี่ยงการเปลี่ยนเสียง กางเกงขาสั้นสะพานข้าม แต่ขึ้นอยู่กับความต้องการด้านการออกแบบ

หวังว่าข้อมูลจะไม่มากนักและสิทธิบัตรจะอธิบายวิธีการทำงานสำหรับโหมดการสูญเสียชนิด PN ทั้งหมดและการปรับปรุงในด้านฟิสิกส์ของอุปกรณ์


2
การใช้งานครั้งเดียวฉันสามารถจินตนาการถึง PFET โหมดโหมดพร่องด้วยจุดปิดสวิตช์ ~ 2V จะเป็นการระบายฝาปิดที่เก็บข้อมูลสำหรับอุปกรณ์ที่สามารถเปิดและปิดได้ อุปกรณ์บางอย่าง (ชุดประกอบ) จะเมื่อไฟฟ้าถูกถอดออกให้นั่งเป็นเวลานานด้วย VDD ประมาณ 0.6-0.8 โวลต์ หากอุปกรณ์ดังกล่าวเชื่อมต่อกับอินพุตโปรเซสเซอร์และส่งออกสิ่งที่คิดว่าเป็น "สูง" ซึ่งอาจเพิ่มการบริโภคในปัจจุบันของโปรเซสเซอร์โดยใช้ไมโครแคมจำนวนมาก การเพิ่มโหมดการสูญเสีย PFET ที่จะไม่ดึงสิ่งใดเมื่ออุปกรณ์ของมัน "เปิดใช้งาน" แต่การดึงไมโครแอมป์สองสามร้อยเครื่องในขณะที่พลังงานถูกเปิดลงจะช่วยได้
supercat

ฉันคิดว่าความสับสนหลักของฉันเกี่ยวกับจุดอ้างอิงของแรงดันเกต เกตอ้างอิงถึงแหล่งข้อมูลเสมอ แต่แหล่งที่มาคือเทอร์มินัล "บวก" ใน PMOS ซึ่งเป็นเทอร์มินัล "เชิงลบ" ใน NMOS หากการสูญเสีย PMOS ข้ามทางรถไฟ 5V ของระบบของคุณคุณต้องมี 6V (เทียบกับระบบทั่วไป) ที่ประตูเพื่อหยุดการทำงานไว้ อย่างที่คุณพูดคุณจะได้แรงดันไฟฟ้านั้นที่ไหน? มันควรจะใช้ได้กับวงจรบูทสแตรปของฉันฉันคิดว่าฉันใช้ตัวต้านทาน / ซีเนอร์เพื่อสร้าง 15V เพื่อรันตัวสลับซึ่งเอาต์พุตเป็น 24V การสูญเสีย PMOS จะตัดซีเนอร์เมื่อ 24V ก่อตั้งขึ้น
สตีเฟ่น Collings

เมื่อพิจารณาเพิ่มเติมมันยังคงไม่ทำงานตามที่ฉันตั้งใจไว้
สตีเฟ่น Collings

ดังนั้นโทนี่คำตอบของคุณ (ข้ออ้าง) คือหมวดหมู่ทรานซิสเตอร์นี้ไม่จำเป็นสำหรับอุตสาหกรรม ขวา?
Ale..chenski

ใช่และไม่ใช่ใช่สำหรับการออกแบบใหม่ .. DK ยังคงมีโหมดโหมดพร่อง 80 N แต่ประเภท P 0 และ 6,105 โหมดการปรับปรุง (ขอโทษให้หรือให้)
Tony Stewart Sunnyskyguy EE75
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.