อะไรคือการหยุด OpAmps ไม่ให้ถึง VCC / GND

ดังนั้นฉันได้อ่านเกี่ยวกับ OpAmps และจำลองด้วย Ltspice ด้วย ฉันสร้าง Integrator ง่ายๆด้วย LM324 OpAmp และเข้าใกล้กับรางบวก แต่ไม่แม่นยำ

อะไรเป็นสาเหตุให้ OpAmps ไม่สามารถเข้าถึงค่าบวกที่แน่นอนได้ มันเป็นวงจรภายใน OpAmp หรือไม่?

operational-amplifier

— คาร์ลเอส
แหล่งที่มา

ไม่มีแผนผัง?

— Mitu Raj

มี opamps ที่ใช้เทคโนโลยี CMOS ซึ่งมีเอาต์พุต "rail-to-rail" (และมักจะเป็นอินพุตเช่นกัน) ซึ่งใกล้ถึงรางจ่ายไฟ หากคุณไม่โหลดผลลัพธ์มากเกินไปนั่นคือ

— Bimpelrekkie

CMOS opamps ที่มีประตูขับเคลื่อนไปข้างหน้าอย่างมากสามารถมี Rout << 1 ohm 1Kohm Rload ช่วยให้ Vout ของคุณอยู่ห่างจากรางเพียง 0.1% ตัวอย่างเช่นในกระบวนการ 0.6u เส้นทางของ FETs คือ 1 / (K * W / L * Ve) ด้วย 100uA / volt ^ 2 * 1,000 / 1 * 5 โวลต์ Rout คือ 1 / 0.5 แอมป์ / โวลต์หรือ 2 โอห์ม สมมติว่า Nch FET ของคุณคือ 1,000 / 1 หรือ 10 แถบจาก 100/1

— analogsystemsrf

รูปที่ 1 วงจรภายในแอมป์ LM324

โปรดทราบว่าเมื่อมีการขับเคลื่อนเอาต์พุตที่คู่ทรานซิสเตอร์ดาร์ลิงตันต้องเปิด Q5 และ Q6 เนื่องจากชุมทางฐานอีซีแอลของ Q5 และ Q6 แต่ละหยดประมาณ 0.7 V เมื่ออยู่บนเหตุผลที่มากที่สุดที่เราคาดหวังจากวงจรนี้คือ V + - 1.4 V เนื่องจากกระแสฐานของ Q5 มาจากแหล่งกระแส 100 µA เราต้อง อนุญาตให้แรงดันไฟฟ้าตกเช่นกัน

เมื่อแกว่งเชิงลบ Q13 ให้เส้นทางไปยังพื้นดิน เนื่องจากฐานของมันจะต้องถูกดึงต่ำโดย Q12 เพื่อเปิดใช้เราจึงมีปัญหาที่คล้ายกัน

คุณควรจะสามารถจำลองแต่ละกรณีสำหรับวงจรด้านบนและด้านล่างไดรฟ์และดูว่าแรงดันไฟฟ้าต่ำสุดและสูงสุดเอาท์พุทในแต่ละกรณีคืออะไร จากนั้นเปรียบเทียบสิ่งเหล่านี้กับแผ่นข้อมูล

โปรดทราบว่าช่วงแรงดันไฟฟ้าจะลดลงเมื่อโหลด Iout เพิ่มขึ้น (mA)

— ทรานซิสเตอร์
แหล่งที่มา

แต่ก็น่าสังเกตว่าถ้าคุณเปลี่ยนสเตจเอาท์พุทด้วยสเตจ PNP เดียว (ไม่มีดาร์ลิงตัน) คุณสามารถทำได้ดีกว่ามาก ความจริงที่ว่าสิ่งนี้ไม่ได้ทำโดยทั่วไปกล่าวมากเกี่ยวกับข้อ จำกัด ของทรานซิสเตอร์

— WhatRoughBeast

นั่นคือสาเหตุที่การออกแบบแอมป์บางตัวมีตัวต้านทานแบบดึงขึ้นบนเอาต์พุตที่เชื่อมโยงกับ Vcc สิ่งนี้จะให้แรงดันไฟฟ้าที่ดีกว่าสำหรับมอสเฟต p-channel หรือ pnp ทรานซิสเตอร์

— Sparky256

ไม่มีปัญหา. ช่วงของการสวิงสูงสุด {Vpp / Io} ค่อนข้างไม่เชิงเส้นเนื่องจาก DC ตัวปล่อยกระแสไฟฟ้ากระแสตรงและมี ESR ต่ำสุดเหนือ Vo> 2Vdc (เหนือ Vee.) ซึ่งทำให้ Vo (sat) ซึ่งมากกว่าตัวปล่อยทั่วไปทั่วไป ( CE) Vce (sat) เนื่องจาก CE เป็นเครื่องสูบน้ำในปัจจุบันที่เปลี่ยนเป็นสวิทช์เมื่ออิ่มตัวสำหรับเอาต์พุต ESR ต่ำจึงใช้ตัวสะสมทั่วไปอย่างน้อย 2 ระดับ

— Tony Stewart Sunnyskyguy EE75