“ ประตูนาฬิกา” หมายความว่าอย่างไร


11

ในบันทึกการบรรยายของฉันฉันอ่านต่อไปว่า "อย่าปิดประตู" ฉันพยายามค้นหาบนอินเทอร์เน็ต แต่ฉันไม่สามารถหาความหมายที่แท้จริงของวลีนี้ได้



3
@ user129048 มีคำถามอื่น ๆ ที่จัดการกับเรื่องนี้ในเว็บไซต์นี้ ในระยะสั้นถ้าคุณประตูนาฬิกาคุณจะมีความล่าช้าซึ่งไม่ดี FPGA ส่วนใหญ่มีสายนาฬิกาเฉพาะและการ gating นาฬิกาจะไม่ใช้สายเหล่านั้น
Spike แรงดัน

1
เช่นเดียวกับที่คุณใช้ประตูเพื่อให้สุนัข / ม้า / ฯลฯ เข้าและออกพวกเขาสามารถผ่านถ้าประตูเปิด นาฬิกาและการรีเซ็ตเป็นเพียงสัญญาณที่ส่งผ่านไปยังโมดูลของลอจิกเช่นเดียวกับสัญญาณอื่น ๆ คุณสามารถอนุญาตหรือปิดกั้นนาฬิกาดังกล่าวไม่ให้ดำเนินต่อไปได้ การป้องกันตรรกะในอีกด้านหนึ่งจากการมีสัญญาณนั้นเป็นอินพุต
old_timer

คำตอบ:


19

หากต้องการ "ประตูนาฬิกา" หมายถึงวางประตูตรรกะในบรรทัดนาฬิกาเพื่อเปิดหรือปิด

แผนผัง

จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab

แผนภาพด้านบนแสดงและและและและหรือใช้เพื่อตั้งเวลานาฬิกา หนึ่งแรงนาฬิกาต่ำอีกสูง

เพื่อป้องกันพัลส์ของนาฬิกาซึ่งสั้นเกินไปหรือสูง ("runt พัลส์") เราต้องตรวจสอบให้แน่ใจว่า:

  • สัญญาณควบคุมประตูและควรเปลี่ยนเฉพาะเมื่อนาฬิกาเป็นต่ำ
  • สัญญาณควบคุมสำหรับเกต OR ควรเปลี่ยนเมื่อนาฬิกาสูงเท่านั้น

นาฬิกาที่มีรั้วรอบขอบชิดมีประโยชน์อย่างมากสำหรับการลดพลังงานใน CMOS เนื่องจากลอจิกยังคง 'เงียบ' ในขณะที่นาฬิกาหยุด คุณจะพบว่าเครื่องมือสังเคราะห์ที่ทันสมัยมีตัวเลือกพิเศษในการแทรกสัญญาณนาฬิกาโดยอัตโนมัติ

แผนผัง

จำลองวงจรนี้

ด้านบนเป็นสองวงจรที่สร้างสัญญาณนาฬิกาอย่างปลอดภัย วงจรใช้ความจริงที่ว่ามีความล่าช้าเล็กน้อย (สัญญาณนาฬิกาถึง Q) เพื่อให้สัญญาณควบคุมออกมาจากทะเบียน ดังนั้นสัญญาณควบคุมจะเปลี่ยนที่เกตเมื่อนาฬิกามีขั้วที่รู้จัก


3
คำตอบที่ดีมาก ฉันจะขยายประโยชน์ด้านการใช้พลังงานของนาฬิการั้วรอบขอบชิด เครือข่ายสัญญาณนาฬิกาใน IC โดยเฉพาะอย่างยิ่งในเครือข่ายที่ซับซ้อนเช่นไมโครโปรเซสเซอร์อาจมีขนาดใหญ่มาก มากมายที่แสดงให้เห็น (ขออภัยฉันไม่มีข้อมูลอ้างอิงอยู่ในมือ) ที่การสลับเครือข่ายนาฬิกาเพียงอย่างเดียวสามารถใช้พลังงาน 30% ของการใช้พลังงานทั้งหมด สิ่งนี้จะถูกใช้ไปแม้ว่าตรรกะจริงที่โอเวอร์คล็อกโดยมันจะไม่ทำอะไรเช่น รีจิสเตอร์และเอาต์พุตไม่เปลี่ยนแปลงเลย การปิดนาฬิกาสามารถปิดใช้งานนาฬิกาได้อย่างสมบูรณ์ในส่วนที่ได้รับผลกระทบของเครือข่ายซึ่งจะช่วยลดการใช้พลังงานได้อย่างมาก
ultimA

4
@ ข้อผิดพลาด: เมื่อ OP อ่านว่า "อย่าปิดประตูนาฬิกา" ศาสตราจารย์หมายถึง "อย่าทำประตูอย่างแท้จริงเหมือนกับประตูตรรกะเดียว" นั่นคือคำแนะนำที่ดี ในทางปฏิบัติแม้ว่า "gating นาฬิกา" หมายถึง "ปิดการใช้งานนาฬิกา" หรือสามารถทำเช่นนั้นได้และขอแนะนำให้ทำเช่นนั้นด้วยเหตุผลด้านพลังงานตราบใดที่คุณรู้วิธีการทำอย่างถูกต้อง (นั่นไม่ใช่ตรรกะ) ประตู แต่มีตรรกะเพียงพอที่จะหลีกเลี่ยง runts และบกพร่องบนบรรทัดนาฬิกา)
ultimA

8
ฉันต้องเดาว่าทำไมศาสตราจารย์ถึงพูดแบบนี้: การตีสัญญาณนาฬิกาถึงแม้ว่ามันจะง่าย แต่มีข้อผิดพลาดมากมาย ดังนั้นมันจึงขมวดคิ้วอย่างมาก ในการออกแบบ ASIC (ที่ฉันมาจาก) มันทำโดยเครื่องมืออย่างใดอย่างหนึ่งซึ่งควรจะเชื่อถือได้หรือโดยวิศวกรอาวุโสหลักก็สันนิษฐานว่าเป็นที่เชื่อถือได้ที่จะรู้ว่าสิ่งที่พวกเขากำลังทำ
Oldfart

4
@oldfart นั่นเป็นคำอธิบายที่เป็นไปได้มาก โดยเฉพาะอย่างยิ่งถ้า OP อยู่ในระดับ FPGA, ไม่น่าพวกเขาควรจะเคยถูก gating นาฬิกา
mbrig

3
@MITURAJ, gating clock ส่วนใหญ่แน่นอนสามารถทำได้ในรายการออกแบบ ฉันคิดว่าคุณกำลังอธิบายสิ่งที่ควรทำไม่ใช่สิ่งที่ 'ปกติ' ทำ เสรีภาพของ FPGAs อนุญาตให้ทุกคนใช้ความคิดที่ไม่ดี มีการออกแบบที่ไม่ดีมากมาย
TonyM

6

Gating ในบริบทนี้หมายถึงการส่งสัญญาณผ่านประตูตรรกะเพื่อควบคุมมัน

การส่งผ่านอินพุตหนึ่งอินพุตของเกท 2 และเกทช่วยให้บิตควบคุมบนอินพุตอื่นบังคับให้เอาต์พุตเกตและเกตต่ำหรือเพื่อให้สัญญาณผ่านเข้าและออก ฟังก์ชั่นที่คล้ายกันสามารถทำได้โดยประตู OR ด้วยสัญญาณที่ถูกบังคับสูงหรือปล่อยให้ผ่าน

ดังนั้นการ gating นาฬิกาหมายถึงบังคับให้ต่ำ / สูงหรือปล่อยให้มันผ่าน

ไม่แนะนำให้ดูนาฬิกา สามารถทำได้ด้วยความระมัดระวังและเข้าใจอย่างถ่องแท้ถึงผลที่จะเกิดขึ้น สิ่งเหล่านี้รวมถึงความสามารถในการแพร่กระจายเมื่อทำการรับสัญญาณสัญญาณนาฬิกาในโดเมนสัญญาณรอบรั้วและผลที่แย่กว่านั้นคือการสังเคราะห์ / เลย์เอาต์ตามกำหนดเวลา

แต่มีวิธีอื่น ๆ เกือบทุกครั้งที่จะบรรลุการควบคุมวงจรแบบเดียวกับการเฝ้าดูนาฬิกาโดยไม่มีความเสี่ยงและการลงโทษดังกล่าว


6

หมายความว่า:
อย่าใช้เกทและหรือหรือประตู (หรือคำศัพท์ที่ซับซ้อนกว่านี้) เพื่อรับสัญญาณนาฬิกาจากสัญญาณนาฬิกาอื่น

เหตุผลสำหรับกฎนั้นคือสภาพการแข่งขันในอินพุตหลาย ๆ คำของ combinatory อาจทำให้เกิดขอบนาฬิกาหลายอัน (ข้อบกพร่อง) ที่คุณคาดหวังเพียงหนึ่งขอบนาฬิกา


2
มันจะดีถ้าผู้ลงคะแนนจะสามารถอธิบายสิ่งที่เขาคิดว่าผิดกับคำตอบนี้
นมเปรี้ยว

4

สำหรับความเร็วสูงหมายถึงไม่เพิ่มประตูลอจิกที่เพิ่มการหน่วงเวลาการแพร่กระจายไปยังนาฬิกาเนื่องจากอาจทำให้เกิดสภาพการแข่งขันกับการทำงานกับข้อมูลโดยใช้นาฬิกาดั้งเดิม


ฉันไม่เคยได้ยินคำว่า gating clock clock ใช้วิธีนี้คุณมีแหล่งที่มาสำหรับสิ่งนั้นหรือไม่
BeB00

@ BeB00: เพียงแค่ google สำหรับ "clock gating glitch free" และคุณจะพบความอุดมสมบูรณ์
Curd


นี่เป็นความคิดแรกของฉันที่ไม่เคยได้ยินคำที่ใช้มาก่อน แต่มีบางครั้งที่จำเป็นต้องมีการบัฟเฟอร์และการ gating อาจมีความหมายมากกว่าการบัฟเฟอร์ในกรณีนี้ ลักษณะการเลื่อนและขอบอาจเปลี่ยนแปลงได้ด้วยการบัฟเฟอร์แบบง่ายและจำเป็นต้องพิจารณาในทุกกรณี
KalleMP
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.