Decoupling cap: ใกล้ชิดกับชิป แต่ผ่านหรือไกลออกไปโดยไม่ผ่าน

นี่อาจเป็นคำถามที่ "เกี่ยวกับ decoupling อีก" แต่คำถามนั้นค่อนข้างแม่นยำและฉันไม่สามารถหาคำตอบ

ฉันมี QFN 40 พินที่ฉันต้องส่งสัญญาณออกและวางแคปตัวแยกสัญญาณหลายสิบตัว เพื่อให้สิ่งต่าง ๆ แย่ลง IC ตั้งอยู่บนซ็อกเก็ตที่ใช้พื้นที่ 8 เท่าของ QFN (5mmx5mm) (ซ็อกเก็ตใช้พื้นที่มาก แต่ไม่ได้เพิ่มกาฝากที่สำคัญมันถูกจัดอันดับสูงสุดถึง 75 GHz) ในชั้นเดียวกันฉันไม่สามารถวางส่วนประกอบภายในรัศมีของ ~ 7mm ด้านหลังถูก จำกัด เช่นกันเนื่องจากรูติดตั้งของซ็อกเก็ต แต่อย่างน้อยฉันสามารถใช้อสังหาริมทรัพย์บางส่วนที่ด้านหลัง แต่ฉันจะต้องผ่านลงเพื่อที่ อย่างไรก็ตามฉันสามารถวาง 50% ของตัวเก็บประจุลงบนใบพัดพื้นดินที่ฉันสร้างขึ้นภายใต้ชิปที่ด้านหลัง

ตอนนี้ฉันได้อ่านหลาย ๆ ครั้งไม่ควรมีช่องว่างระหว่างหมวกต่อและขา แต่สิ่งที่แย่กว่านั้นคืออะไร? ผ่านหรือมากกว่าลวด?

ในแง่ของการเหนี่ยวนำร่องรอย 7 มม. จะอยู่ที่ประมาณ 5-7nH ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ) เส้นผ่าศูนย์กลาง 22mil / 10mil อยู่ต่ำกว่า 1nH ( http://referencedesigner.com/rfcal/cal_13.php )

อย่าเครียดมากเกินไปมันเกี่ยวกับการลดการเหนี่ยวนำนั้น ที่ไม่ได้แปลเป็นระยะทางเสมอ ถ้าฉันเป็นคุณฉันจะทำตามขั้นตอนเพื่อลดการมีส่วนร่วมทั้งหมดเพื่อเหนี่ยวนำเส้นทางทั้งหมดระหว่างพินและหมวก คุณไม่ได้พูดถึงความเร็วที่ชิปของคุณกำลังทำงานอยู่ แต่คุณบอกว่ามันเป็น QFN ฉันแค่พูดอย่างนั้นเพราะบางครั้งเราหมกมุ่นอยู่กับการเพิ่ม decoupling เมื่อตัวแพ็คเกจเองมีข้อ จำกัด

ดังนั้นคุณต้องการได้บ้าอะไร ให้ย่อแต่ละส่วนให้เล็กที่สุด เริ่มต้นด้วยตัวพิมพ์ใหญ่คุณสามารถเลือกแพ็คเกจตัวเหนี่ยวนำที่ต่ำกว่าเช่น 306 (603 หันไปด้านข้าง), 201s หากคุณสามารถรับค่าของคุณตัวพิมพ์ใหญ่ MLCC หรือมีตัวแปร X2Y สำหรับการแยกและ RF-land

ถัดไปกลยุทธ์การติดตั้งถ้าหนึ่งผ่านดีทำไมไม่สอง จุดจบขนานเพิ่มเติมควรเป็นความต้านทานต่ำ หากทำ 0306 หรือ 201 สไตล์แคปให้แน่ใจว่าได้ทำผ่านไปยังเคล็ดลับด้านอีกครั้งพยายามลดพื้นที่วง

ตกลงดังนั้นตอนนี้ฉันพูดใส่ไว้ด้านบน ทำให้ส่วนหนึ่งของชั้นบนสุดของคุณกลายเป็นน้ำท่วมทองแดงสำหรับด้านพลังงาน จากนั้นในเลเยอร์ถัดไป 5 ล้านหรือน้อยกว่าด้านบนทำให้ GND นั้น ใช้หลาย gias vias ที่หมุดของซ็อกเก็ต สิ่งนี้จะทำให้คุณมีเส้นทางอิมพีแดนซ์ต่ำจากแคปข้างบนไปยังพินเหล่านั้น ฉันทำการวิเคราะห์หนึ่งครั้งในส่วน HS ของ FPGA โครงสร้างระนาบและฝาครอบที่แน่นดีอย่างที่ฉันอธิบายตัวเก็บประจุที่มีประสิทธิภาพสูงกว่าใต้ชิ้นส่วนโดยตรงโดยใช้จุดแวะหลายจุด

ในที่สุดหากคุณต้องการรู้สึกดีขึ้นคุณสามารถจำลองหรือวิเคราะห์ได้ มีหัวข้อมากมายที่เขียนเกี่ยวกับการออกแบบ PDN หากคุณไม่ได้มีการตรวจสอบจำลองออก Altera ฟรีเครื่องมือ PDN Excel คู่มือการออกแบบมีข้อมูลที่ดีจริงๆ

ฉันใช้ซ็อกเก็ตเหล่านั้นก่อนที่พวกเขาจะสวยและยังเน้นที่จะใส่หมวก

ฉันจะบอกว่าการแก้ปัญหาผ่านทางที่ดีกว่า อย่างไรก็ตามเนื่องจากคุณกำลังใช้ซ็อกเก็ตฉันคาดหวังว่าซ็อกเก็ตจะกำหนด (ลดลง) ประสิทธิภาพโดยรวม (การเหนี่ยวนำให้กับตัวเก็บประจุแบบแยกตัว) ซึ่งในที่สุดมันอาจไม่สำคัญว่าคุณจะทำอะไร ผ่านหรือติดตามยาว

แต่ถ้าวิธีการแก้ปัญหาผ่านเป็นที่ยอมรับ (ยังเกี่ยวกับปัญหาความร้อน) ฉันจะเลือกที่

หากมีพื้นที่ว่างคุณสามารถวางแผ่นอิเล็กโทรดในทั้งสองสถานที่แล้วตัดสินใจหรือวัดว่าโซลูชันใดดีกว่า