คุณสามารถทำลาย FPGA ด้วยการตั้งโปรแกรมผิดหรือไม่

คุณสามารถทำลาย FPGA ด้วยการเขียนโปรแกรมอย่างไม่ถูกต้องได้หรือไม่

ฉันเป็นคนซอฟต์แวร์จริงๆ มันไม่มีความลับว่าหากซอฟต์แวร์ของคุณผิดคุณสามารถทำลายข้อมูลสำคัญทุกประเภทและอาจทำให้เครื่องทั้งหมดพัง แต่มันเป็นเรื่องยากที่จะทำให้คอมพิวเตอร์เสียหายโดยการตั้งโปรแกรม

(มีคำร่ำลือไม่รู้จบเกี่ยวกับคำสั่ง Halt-And-Catch-Fire หรือความสามารถในการ reflash เฟิร์มแวร์ของระบบให้กับแผงวงจรหลักของเมนบอร์ดหรือการตั้งค่าที่ไม่ถูกต้องในกราฟิกการ์ดเพื่อทอดจอของคุณ : ข่าวลือและฮาร์ดแวร์ที่ล้าสมัยมานานดูเหมือนจะยากจริง ๆ ที่จะทำลายอุปกรณ์คอมพิวเตอร์ที่ทันสมัย

ด้วย FPGA คุณ (อย่างน้อยก็ในนาม) เดินสายแต่ละวงจรเข้าด้วยกัน ดูเหมือนเป็นไปได้อย่างสมบูรณ์ว่าความเสียหายทางกายภาพอาจเกิดขึ้นในกรณีที่มีข้อผิดพลาด

ตัวอย่างเช่นคุณสามารถเขียน VHDL บางอย่างเพื่อขอให้เอาท์พุทสองตัวมารวมกัน หากพวกมันมีระดับตรรกะที่แตกต่างกันฉันคิดว่ามันอาจจะทอดบางอย่าง (ฉันหวังว่าเครื่องมือสังเคราะห์ของคุณจะกรีดร้องที่คุณไม่ทำสิ่งนี้ ... แต่ฉันไม่รู้ว่าเครื่องมือดังกล่าวใช้การตรวจสอบข้อผิดพลาดในระดับนั้นหรือไม่)

ดูเหมือนว่าค่อนข้างเป็นไปได้ที่จะเลือก FPGA ผิดรุ่นในเครื่องมือสังเคราะห์โดยไม่ได้ตั้งใจและจบลงด้วยการพยายามตั้งโปรแกรมชิปของคุณด้วยบิตสตรีมที่มีไว้สำหรับรุ่นที่แตกต่างกันโดยสิ้นเชิง ฉันไม่รู้ว่าจะทำอะไร แต่ฉันคิดว่ามันจะ "แย่"

สำหรับเรื่องนั้นคุณสามารถเชื่อมต่อชิป FPGA กับส่วนที่เหลือของวงจรได้อย่างไม่ถูกต้อง ตัวอย่างเช่นหากคุณทำผิดพลาดหมายเลขพินคุณอาจท้ายด้วยบอร์ดที่พยายามขับหมุด I / O ที่ FPGA เองก็พยายามจะขับด้วยเช่นกัน หมุด I / O มักจะมี "การป้องกัน" กับข้อผิดพลาดดังกล่าวหรือไม่? หรือชิปจะเพิ่งทอด?

ดูเหมือนว่าค่อนข้างเป็นไปได้ที่จะเลือก FPGA ผิดรุ่นในเครื่องมือสังเคราะห์โดยไม่ได้ตั้งใจและจบลงด้วยการพยายามตั้งโปรแกรมชิปของคุณด้วยบิตสตรีมที่มีไว้สำหรับรุ่นที่แตกต่างกันโดยสิ้นเชิง

โดยทั่วไปซอฟต์แวร์การเขียนโปรแกรมจะสอบถามส่วนที่มีการตั้งโปรแกรมสำหรับหมายเลขชิ้นส่วนและปฏิเสธที่จะตั้งโปรแกรมในบิตสตรีมที่มีความหมายสำหรับ FPGA รุ่นอื่น

ส่วนที่ตัวเองมักจะปฏิเสธที่จะเริ่มต้นถ้าโปรแกรมที่มีบิตสตรีมที่ไม่ถูกต้องความยาวที่แน่นอน

คุณสามารถเชื่อมต่อชิป FPGA กับส่วนที่เหลือของวงจรไม่ถูกต้อง ตัวอย่างเช่นหากคุณทำผิดพลาดหมายเลขพินคุณอาจท้ายด้วยบอร์ดที่พยายามขับหมุด I / O ที่ FPGA เองก็พยายามจะขับด้วยเช่นกัน

นี่เป็นวิธีที่น่าจะสร้างความเสียหายให้กับ FPGA ด้วยการเขียนโปรแกรมผิด

อีกวิธีหนึ่งคือการออกแบบโปรแกรมที่เน้นการใช้ทรัพยากรอย่างมากและเรียกใช้ด้วยความถี่สูง (เพื่อให้ใช้พลังงานสูง) จากนั้นเรียกใช้งานบน FPGA โดยไม่ต้องใช้แผ่นระบายความร้อนที่เพียงพอ

หมุด I / O มักจะมี "การป้องกัน" กับข้อผิดพลาดดังกล่าวหรือไม่? หรือชิปจะเพิ่งทอด?

ขาออกจะ "มักจะ" อยู่รอดในสภาวะการลัดวงจรไม่กี่วินาทีหรือแม้กระทั่งนาที แต่ไม่มีอะไรรับประกันได้

ด้วยข้อยกเว้นที่ระบุไว้บางส่วนเครื่องมือไม่ให้คุณเข้าถึงซิลิคอนดั้งเดิมอย่างแท้จริงดังนั้นจึงเป็นเรื่องยากสำหรับวิศวกรผู้ใช้ปลายทางที่จะโหลดการออกแบบที่ไม่ถูกต้องทางไฟฟ้า * ลงใน FPGA ที่ใช้ SRAM ยกเว้นอาจค้นพบเครื่องมือโดยไม่ตั้งใจ แมลง

FPGAs ที่ใช้ Flash อาจเป็นไปได้ว่าโปรแกรมที่ได้รับความเสียหายอาจเกิดจากการโหลดที่ไม่ถูกต้อง OTP FPGAs โดยปริยายคือ "เสียหาย" โดยแม้โหลดการกำหนดค่าที่ถูกต้องเพราะมันไม่สามารถเปลี่ยนแปลงได้

ในที่สุดสิ่งที่ใกล้เคียงที่สุดกับสิ่งที่คุณดูเหมือนจะถามและตัวอย่าง HCF ของคุณจะเป็นการกำหนดค่าที่สร้างความเครียดจากความร้อนที่ทนไม่ได้ การใช้พลังงานค่อนข้างได้รับแรงผลักดันโดยตรงจากอัตรานาฬิกาและกิจกรรมระดับเสียง * ของตรรกะที่ใช้ดังนั้นหากคุณสามารถหลอกให้เครื่องมือเปลี่ยนไปใช้งานฟลิปฟล็อปส่วนใหญ่บนชิปได้ที่เวลาสูงสุดนาฬิกา (มีหลายวิธี ... ) ฮีตเตอร์ที่มีประสิทธิภาพซึ่งจะเกินกว่าระบบทำความเย็นส่วนใหญ่สำหรับการใช้งานทั่วไป ถ้าอย่างนั้นก็มีคำถามว่ามีอะไรบางอย่างที่ปิดไว้ก่อนที่จะทำอาหาร และแน่นอนว่ายังมีแบบจำลองการประมาณกำลังไฟในเครื่องมือซึ่งคาดการณ์ได้อย่างสมเหตุสมผลถ้าคุณไม่ได้โกหกพวกเขาเกี่ยวกับสัญญาณนาฬิกาที่ให้

(* มีคลาสที่น่าสนใจของปัญหาไฟฟ้าที่ไม่มีข้อบกพร่องที่คุณสามารถทำให้เกิดได้โดยการโกหกเครื่องมือที่ไม่จำเป็นต้องทำลายร่างกาย แต่ยังคงน่าแปลกใจถ้าคุณป้อนนาฬิกาแตกต่างจากที่คุณบอกว่าคุณจะหรือไม่เสถียร คุณสามารถละเมิดเวลาการตั้งค่าที่อยู่ในเซลล์ RAM บล็อกแบบซิงโครนัสและทำบางสิ่งบางอย่างตามสายของการลัดวงจรและทำให้เนื้อหาของพวกเขาเสียหายดังนั้นคุณสามารถดูเนื้อหาของบางสิ่งที่กำหนด ROM ในการออกแบบจริงได้ที่ เพื่ออ่านมันด้วยนาฬิกาที่ไม่ดี. แต่ผมไม่เชื่อว่านี่คือการทำลายล้างทางร่างกาย)

สิ่งที่น่าเป็นไปได้มากที่สุดคือการละเมิดการจัดอันดับปัจจุบันของ GPIO โดยการขับขี่พินที่ขับเคลื่อนไปแล้ว FPGA บางตัวมีข้อ จำกัด ที่สามารถตั้งค่าได้ในปัจจุบันหรือไดรเวอร์เอาท์พุทที่เปลี่ยนแปลงได้ดังนั้นสิ่งนี้สามารถช่วย / ทำร้ายคุณได้หากคุณไม่ทำแผนที่พอร์ตของคุณให้ถูกต้อง คุณควรตรวจสอบรายการพอร์ตของคุณซ้ำก่อนที่จะเขียนโปรแกรมเป็นข้อผิดพลาดเช่นการสลับพินอาจใช้เวลาหลายชั่วโมงในการแก้ไขมันเป็นการดีที่สุดที่จะนำหน้าข้อผิดพลาดและรู้ว่าเฟิร์มแวร์ตั้งใจทำอะไร (ยกเว้นว่าคุณชอบความตื่นเต้นในการค้นหาข้อผิดพลาด)

โดยทั่วไปแล้ว HDL จะไม่อนุญาตให้คุณเชื่อมต่อสองเอาต์พุตเข้ากับสายสัญญาณเดียวกันและจะหยุดการสังเคราะห์และทำให้คุณแก้ไขข้อผิดพลาดหากคุณมีรหัสที่ทำเช่นนั้น

ที่เดียวที่อาจทำให้เกิดปัญหาได้คือพอร์ตสองทิศทาง แต่คุณควรมีตัวต้านทาน จำกัด ในปัจจุบัน

เช่นเดียวกับไมโครคอนโทรลเลอร์คุณสามารถเกินกระแสรวมสูงสุดต่อธนาคาร IO ได้เสมอโดยการวาดกระแสสูงสุด (หรือมากกว่า) จากแต่ละขา เว้นแต่ว่า FPGA จะมีการป้องกันในตัวจากสถานการณ์ดังกล่าวอาจส่งผลให้เกิดความเสียหาย

ความเป็นไปได้อีกอย่างหนึ่งก็คือการสร้างวง combinatorial ซึ่งอาจจะเป็นเมตาดาต้าที่เสถียรเป็นระยะ ๆ หรือออสซิลเลตที่ความถี่สูงกว่าผ้า FPGA ได้รับการออกแบบมาให้รองรับ (หลาย GHz) ซึ่งจะทำให้เกิดความร้อนสูงมากในท้องถิ่นซึ่งอาจสร้างความเสียหายทางกายภาพก่อนที่จะมีการป้องกันความร้อนทั้งชิปนั่นคือสมมติว่ามีการป้องกันเช่นนี้: หากอุณหภูมิสูงเกินไปไม่นำไปสู่การปิดเครื่องคุณสามารถขึ้นมา วงจรที่กินไฟมากและปล่อยให้มันทำงานด้วยการระบายความร้อนที่ไม่เพียงพอ

การกำหนดค่าใหม่แบบไดนามิกยังสามารถหลีกเลี่ยงการป้องกันการกำหนดค่าที่ไม่ถูกต้องของ primitives ภายในซึ่งอาจถูกบังคับใช้โดยเครื่องมือการพัฒนาในกรณีของการกำหนดค่าแบบคงที่ ตัวอย่างเช่นคุณสามารถกำหนดค่า PLL ในวิธีที่เกินความถี่สูงสุดภายในหรือป้อนสายเชื่อมต่อเดียวกันโดยสองแหล่งพร้อมกันหรือบังคับขาจากธนาคาร IO แรงดันสูงให้ใช้ตัวรับส่งสัญญาณแรงดันไฟฟ้าต่ำเช่น LVDS .