ตัวเก็บประจุแยกตัว

IC หลายตัวที่ฉันเคยเห็นแนะนำตัวเก็บประจุแยกระหว่าง Vdd ถึง Vss - มันสมเหตุสมผลดี

อย่างไรก็ตาม IC บางตัวเช่น dsPIC33FJ128GP802 มีสาม Vss พินและ Vdd สองพินเท่านั้น (AVdd และ Vdd.) ดังนั้นฉันจะใส่ตัวเก็บประจุ decoupling ในแต่ละ Vdd pin หรือจาก Vdd แต่ละอันไปที่ Vss pin แต่ละอัน?

decoupling-capacitor

— โทมัสโอ
แหล่งที่มา

ฉันรู้ว่าการดูแผ่นข้อมูลนั้นขมวดคิ้วเป็นคำตอบ แต่จริงๆแล้วฉันคิดว่านี่เป็นกรณีที่ดีที่จะนำมาใช้ หากชิปมีความต้องการเฉพาะเจาะจงมันจะระบุไว้ในแผ่นข้อมูล หากคุณจะดูแผ่นข้อมูลสำหรับรูปนี้คุณจะได้พบคำตอบของคุณ

— Kellenjb

จริง ๆ แล้วฉันเคยเห็นกลุ่มที่ใช้จ่ายเงินในกระดานโฆษณาบางแผ่นที่ไม่ได้ดูแผ่นข้อมูลสำหรับชิ้นส่วนใด ๆ เมื่อพวกเขาติดมันมันไม่ทำงาน ท้ายที่สุดก็คือถ้าพวกเขาดูแผ่นข้อมูลพวกเขาก็จะพบว่ามีหน้าการพิจารณาเค้าโครงที่พวกเขาจำเป็นต้องปฏิบัติตาม

— Kellenjb

คำตอบ:

ฉันเชื่อว่ากฎทั่วไปคือ 1 cap ต่อ Vdd pin

คุณใช้ระนาบกราวน์หรือไม่? ถ้าเป็นเช่นนั้นอย่าไปสนใจที่แคปกับพิน Vss อย่างไรก็ตามถ้าคุณใช้บัสกราวด์แทนคุณควรติดตั้งแคโทดของแคปโดยตรงกับ Vss

— ajs410
แหล่งที่มา

ฉันใช้ระนาบกราวน์บน PCB ของฉัน แต่ฉันต้นแบบบน breadboard BTW แคโทดของหมวกคืออะไรฉันคิดว่ามันเป็นขั้วสองขั้ว?

— โทมัส O

ฉันคิดว่ามันถูกใช้เป็นชื่อสำหรับเทอร์มินัลเชิงลบของอุปกรณ์ ฝาเซรามิกและแทนทาลัม (ซึ่งเป็นสองชนิดเดียวที่ฉันพิจารณาสำหรับฝาครอบแยกชิ้น) คือขั้วสองขั้วในขณะที่อิเล็กโทรไลต์ส

— Kevin Vermeer

@reemrevnivek - tantalums ที่ไม่ใช่โพลาร์? ไม่เหมือนกัน ...

— คอนเนอร์ Wolf

อ๊ะ! ความผิดฉันเอง. ลบสมองผายลมเพื่อป้องกันการแพร่กระจายของข้อมูลที่ผิดส่วนที่เหลืออยู่ที่นี่: แคโทดถูกใช้เป็นชื่อสำหรับขั้วลบของอุปกรณ์ ฝาเซรามิกเป็นสองขั้วในขณะที่ฝาแทนทาลัมเป็นขั้ว โปรดทราบว่าอิเล็กโตรไลติกก็มีขั้วเช่นกัน แต่เป็นทางเลือกที่ดีสำหรับการแยกเนื่องจากมี ESR สูง

— Kevin Vermeer

"คุณใช้ระนาบกราวน์หรือไม่ถ้าใช่ไม่ต้องแคปติดกับขา Vss" ในทางเทคนิคคุณต้องการลดการเหนี่ยวนำแบบวงทั้งหมด หากคุณมีเครื่องบินภาคพื้นดิน / พลังงานคุณต้องการให้ร่องรอยจากตัวเก็บประจุไปยังเครื่องบินสั้นที่สุดเท่าที่จะเป็นไปได้และร่องรอยจากเครื่องบินไปยังหมุด IC จะสั้นที่สุด แต่คุณยังต้องการให้เส้นทางผ่านระนาบนั้นสั้นด้วยเช่นกัน: เครื่องบินไม่ใช่ตัวนำที่สมบูรณ์แบบดังนั้นจึงยังคงมีความแปรปรวนของแรงดันไฟฟ้าบนระนาบที่ความถี่สูงมาก

— Jason S

ในกรณีของชิปนั้นคุณต้องการ จริง ๆ แล้วพวกเขาจัดสรรพื้นที่ค่อนข้างน้อย (หน้า 21 และ 22 ในแผ่นข้อมูล ) เพื่ออธิบายตัวเก็บประจุที่ต้องการ

แต่ตามกฎทั่วไปคุณต้องการ 1 cap ต่อ Vdd pin ระนาบกราวด์คัดค้านความต้องการ decoupling บน Vss ถ้าคุณไม่มีมันคุณจะมีปัญหา

ในกรณีของ dsPIC ที่เชื่อมโยง (และชิปอื่น ๆ อีกมากมาย) แต่ละ Vdd pin จะอยู่ติดกับ Vss pin ดังนั้นเพียงแค่ใส่มันไว้ที่นั่น จริง ๆ แล้วมีสี่ Vdd พินและสี่ Vss พินดังนั้นมันจึงตรงกับ: 2xVdd (แหล่งจ่าย IO), 1xAVdd (แหล่งจ่าย ADC) และ 1xVcap / Vddcore (ความจุของตัวควบคุมภายใน) พร้อมกับ 3xVss และ 1xAVss

— Kevin Vermeer
แหล่งที่มา

ฉันใช้ dsPIC33FJ128GP802 ซึ่งมีจำนวนพิน Vdd และ Vss คี่ * 804 มีเลขคู่ ทำไมไมโครชิพถึงทำเช่นนี้? จะต้องมีเหตุผลบางอย่างสำหรับตัวเลขที่ไม่เท่ากัน

— โทมัสโอ

โอ้ฉันจะไม่นับพิน Vddcore เป็นพินกำลังเนื่องจากเป็นตัวควบคุมภายใน มีหนึ่ง Vdd หนึ่ง AVss สอง Vss และหนึ่ง AVss ทำไมมีสองเหตุผล แต่เพียงหนึ่ง Vdd?

— โทมัสโอ

ทำไม? คุณต้องถาม Microchip ฉันเดาว่ามันจะลดจำนวนพิน Vddcore เป็นหมุดพลังแน่นอน! ดูส่วนที่ 2.3 และ 27.2 ของแผ่นข้อมูล: ขา VCAP / VDDCORE จะต้องไม่เชื่อมต่อกับ VDD และต้องมีตัวเก็บประจุระหว่าง 4.7 μFและ 10 μF, 16V ที่เชื่อมต่อกับพื้น ประเภทที่สามารถเซรามิกหรือแทนทาลัม

— Kevin Vermeer

สิ่งที่ฉันหมายถึงคือมันไม่ได้จมหรือแหล่งกำเนิดกระแส (ยกเว้นตัวเก็บประจุ)

— 4704 Thomas

$V_{CAP}/V_{DDCORE}$ $V_{SS}$

ป้อนคำอธิบายรูปภาพที่นี่

$V_{SS}$ $V_{DD}$

$V_{CAP}/V_{DDCORE}$ $\mu$ $\mu$

ส่วนที่ 2.2 ในแผ่นข้อมูลครอบคลุมการแยกส่วนและแสดงแผนผังนี้:

ป้อนคำอธิบายรูปภาพที่นี่

นักออกแบบบางคนจะวาดรางไฟฟ้าที่มุมของแผนผังและวางตัวเก็บประจุแยกทั้งหมดที่นั่น ข้อแก้ตัวของพวกเขาคือ decoupling ในแผนผังนั้นจะถ่วงและทำให้มันชัดเจนน้อยลง IMO นั่นเป็นความคิดที่ไม่ดี โดยเฉพาะอย่างยิ่งถ้าคนอื่นจะสร้างเค้าโครง PCB มันไม่ชัดเจนที่ตัวเก็บประจุอยู่ในร่างกาย ถ้าคุณวาดมันเหมือนในแผนผังข้างต้นอย่างน้อยก็แนะนำว่าพินตัวเก็บประจุเป็นของอะไรและวิศวกรโครงร่าง PCB จะรู้ว่ามันต้องวางไว้ใกล้กับพิน

— stevenvh
แหล่งที่มา