การคำนวณความต้านทานแบบเลื่อนลงสำหรับเกตของ MOSFET

ฉันค้นหาและอ่านคำถามที่คล้ายกันมากมาย แต่ไม่พบคำตอบเฉพาะสำหรับวิธีการคำนวณค่าที่ถูกต้องสำหรับตัวต้านทานแบบเลื่อนลงสำหรับประตูลอยตัวของ MOSFET ดูเหมือนว่าทุกคนหลบคำถามด้วย 1K, 10K หรือ 100K "ควรทำงาน"

หากฉันมี N-Channel IRF510และฉันจะเรียกใช้เกตจาก 9V เพื่อเปลี่ยนของ 24V ที่ 500mA ฉันควรใช้ค่าใดสำหรับตัวต้านทานแบบเลื่อนลงของเกตและคุณคำนวณค่านั้นอย่างไร$V_{DS}$

นี่คือวิธีการเชิงปริมาณในการกำหนดขอบเขตของความต้านทานการยกเลิกเกตที่ยอมรับได้สำหรับ MOSFET พลังงาน $R_g$

นี่จะเป็นวิธีที่ขี้เกียจขี้เกียจ ( ) ดังนั้น: $L^3$

• โมเดล FET ที่ง่ายมากมีเพียง ,และรวมอยู่ด้วย C gs R $C_{\text{gd}}$$C_{\text{gs}}$$R_g$
• ตัวเก็บประจุ FET ถือเป็นเชิงเส้นเท่านั้น
• FET ประตูได้รับการดึงลงไปยังแหล่งที่ผ่านR_g$R_g$
• $V_{\text{ds}}$บังคับให้ใช้แรงดันไฟฟ้าไม่ซับซ้อนเกินกว่าที่ลาดเชิงเส้นจะถูกใช้

ความตั้งใจของวิธีการ ( ) คือการได้รับข้อมูลเชิงลึก / ประโยชน์สูงสุดโดยใช้ความพยายามขั้นต่ำโดยใช้แบบจำลองที่เรียบง่ายที่สุดเท่าที่จะเป็นไปได้ แต่ยังมีความหมาย $L^3$

รุ่นนี้เป็นตัวแบ่ง capacitive ที่เรียบง่ายพร้อมตัวต้านทานแบบดึงลง ได้รับการแก้ไขในโดเมนความถี่แล้วแปลง Laplace กลับเป็นโดเมนเวลา $V_{\text{gs}}$

มีการวิเคราะห์เงื่อนไขการใช้งานสามแบบด้วยรุ่นนี้:

1. แรงดันไฟฟ้าที่ปรากฏบนท่อระบายน้ำไปยังแหล่งขณะที่ = \นี่เป็นเงื่อนไขที่ไม่ควรเกิดขึ้นในวงจรจริง แต่เป็นคำแนะนำให้คิด $R_g$$\infty$
2. เกตถูกยกเลิกไปยังซอร์สผ่านด้วยค่า จำกัด บางอย่างในขณะที่การเปลี่ยนแปลงใด ๆ กับช้าและไม่บ่อยนัก FET ที่ใช้งานอยู่ทุกครั้งจะใช้เวลาในเงื่อนไขนี้ ตัวอย่างเช่นในระหว่างการเริ่มต้น FET ทั้งหมดจะต้องผ่านช่วงเวลาที่ควรปิดและการเปลี่ยนแปลงจะเกิดขึ้นในเวลาหลายพันวินาที ในระหว่างการใช้งานประเภทนี้ FET เป็นอุปกรณ์ที่ต้องใช้ความอดทนเป็นหลัก V ds V $R_g$$V_{\text{ds}}$$V_{\text{ds}}$
3. การสลับเวลาขึ้นและลงสั้นบ่อยครั้งด้วยมีค่า จำกัด FET ส่วนใหญ่จบลงด้วยการใช้เวลาขยายในเงื่อนไขนี้ $R_g$

1. ประตูไม่ถูก : =$R_g$$\infty$

หลังจากตั้งค่า = : $R_g$$\infty$

C gd V $V_{\text{gs}}$ =$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}$

ดังนั้นในกรณีนี้เป็นเพียงเวอร์ชันที่ปรับขนาดของและสเกลแฟกเตอร์คือตัวแบ่ง capacitive ของและ{GS}} สำหรับ IRF510: V ds C gd C $V_{\text{gs}}$$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{gs}}$

C gd C rss C gs C ciss C gd V $V_{\text{ds-max}}$ = 100V = = 20pF = - = 135pF - 20pF = 115pF = 2V
$C_{\text{gd}}$$C_{\text{rss}}$
$C_{\text{gs}}$$C_{\text{ciss}}$$C_{\text{gd}}$
$V_{\text{gth-min}}$

สำหรับการระบายแรงดันจากแหล่งจ่ายไฟมากกว่า 14V,จะมากกว่าเกณฑ์ 2V และส่วนจะเริ่มดำเนินการ ไม่สำคัญว่าแรงดันไฟฟ้าจะปรากฏขึ้นที่ท่อระบายน้ำแค่ไหน ค่อนข้างชัดเจนว่าทำไมไม่มีใครออกจากประตู FET โดยไม่ถูกทำลาย $V_{\text{gs}}$

2. FET off ระหว่างการเริ่มต้นระบบ: = ค่า จำกัด บางอย่าง$R_g$

การอนุญาตให้เป็นค่า จำกัด ตัวแปร: $R_g$

$V_{\text{gs}}$ =$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)$

$V_{\text{dsSlp}}$เป็นทางลาดหรือทางลาดบังคับให้แรงดันไฟฟ้า (เป็นโวลต์ / วินาที) ข้ามทางระบายไปสู่แหล่งที่มา หากเพิ่มขึ้นจาก 0 ถึง 25V ใน 2 มิลลิวินาทีวินาทีจะต้องน้อยกว่า 11 MOhms สำหรับต่ำกว่าขีด จำกัด 2V และคงอยู่ $V_{\text{ds}}$$R_g$$V_{\text{gs}}$

อัตราค่าบริการดังกล่าวช้าของการเปลี่ยนแปลง (ใน 1 ถึง 10 ช่วงหนึ่งในพันวินาที) สำหรับทำไมแลง Lathrop อย่างถูกต้องสามารถพูดค่า 1kOhm, 10kOhm หรือ 100kOhm ควรจะทำงาน ดังนั้นใช่สำหรับการดึงลงเรื่อย ๆ เพื่อปิด FET ในระหว่างการเริ่มต้นระบบหรืออื่น ๆ ที่ไม่ค่อยเปลี่ยนแอพพลิเคชั่น dV / dt ต่ำตัวต้านทานแบบกิโล - โอห์มเกือบทุกตัวจะทำ$V_{\text{ds}}$$R_g$

ทำไมถึงเสียเวลาดูที่นี่? หากนั่นคือทั้งหมดที่มีเราทุกคนสามารถเกลือกกลิ้งกลับไปนอนและมีความสุข แต่ยังมีอีกมากดังนั้นลองดูที่หน้าต่อไป

3. ข้อกำหนดของมีค่า dV / dt สูงที่ Drain to Source - ปัญหา dV / dt$R_g$

เกือบทั้งหมด FETs จะถูกสลับบ่อย ๆ ระหว่าง 10KHz และ 500KHz โดยมีช่วงเวลาสั้น ๆ และช่วงการเปลี่ยนภาพFET ส่วนใหญ่จะถูกปิดใน 20 ถึง 100 นาโนวินาทีและนี่คือจุดสิ้นสุดของเกท ลองดู IRF510 ที่มีเพิ่มขึ้นเป็นแนวตรงจาก 0 ถึง 25V ใน 50 นาโนวินาที การใช้สมการใน conditon 2 ด้านบน: $V_{\text{ds}}$$V_{\text{ds}}$

$V_{\text{gs}}$ =$\text{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nsec}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)$

ดังนั้นการเสียบค่า 270 โอห์มสำหรับจะให้ ~ 2V นั่นจะเป็นค่าสูงสุดของที่สามารถใช้งานได้หากไม่มี FET ที่อาจเปลี่ยนกลับ $R_g$$V_{\text{gs}}$$R_g$

V ds V ds V $R_g$สูงกว่าค่าสูงสุดนี้จะช่วยให้ FET ที่จะเปิดมากหรือน้อยขึ้นอยู่กับพลังงานบังคับ{ds}} FET อาจเปิดเพียงพอที่จะรั่วไหลของกระแสและกระจายอำนาจ แต่ไม่แสดงผลกระทบที่แท้จริงในหรืออาจเปิดเพียงพอที่จะทำให้หล่นซึ่งอยู่ทางขวา เงื่อนไขอาจทำให้เกิดการสั่น $V_{\text{ds}}$$V_{\text{ds}}$$V_{\text{ds}}$

เห็นได้ชัดว่ายิ่งค่าสูงสุดหรืออัตราการเปลี่ยนผ่านของกว่าความต้านทานวงจรเกตจะต้องต่ำลง $V_{\text{ds}}$

การหาค่าขั้นต่ำสำหรับ$R_g$

ทำไมไม่เพียงทำให้เป็นศูนย์หรือเล็กที่สุด $R_g$

จนถึงตอนนี้การวิเคราะห์วงจรเกทนั้นถูกควบคุมด้วยความต้านทาน แต่ก็มีการเหนี่ยวนำในวงจรเกทด้วย ถ้าความต้านทานของประตูลดลงการเหนี่ยวนำของเกตจะมีความสำคัญในการเคลื่อนที่ของวงจรและด้วยก่อให้เกิดวงจร LC เรโซแนนท์ วงจร LCR ที่มี Q> 1 จะกลายเป็นเสียงเรียกเข้ามากขึ้นซึ่งเป็นปัญหาสำหรับการควบคุมเกท FET ถ้าการชาร์จถูกส่งผ่านจากหรือจากการเปลี่ยนรูปคลื่นจากไดรฟ์เกต ตัวอย่างเช่นวงจร LCR ที่มีค่า Q เป็น 2 จะดังขึ้นเป็น 1.5 เท่าของแรงดันไฟฟ้าในการขับขี่ สำหรับไดรฟ์เกตที่มีแหล่งกำเนิด 14 V, ค่า Q ของ 2 จะเพียงพอที่จะทำลายเกตของ FET ส่วนใหญ่ได้ C gd V $C_{\text{gs}}$$C_{\text{gd}}$$V_{\text{ds}}$

สำหรับวงจร LC วงจรพ้อง:

Q = และ = Zo$\frac {Z_o} {R}$$Z_o$$\sqrt {\frac {L} {C}}$

ลองดูกรณีเฉพาะของ IRF510 รวมถึงการกำหนดเส้นทางและการเหนี่ยวนำแพ็กเกจวงจรเกตสามารถมีการเหนี่ยวนำได้ 11 หรือ 12 nH จำได้ว่า IRF510 มี 115pF ดังนั้นน่าจะประมาณ 10 โอห์ม การจับคู่ กับจะให้ค่า Q เป็น 1 ซึ่งจะเป็นค่า Q สูงสุดสำหรับรูปคลื่นไดรฟ์ที่ไม่ได้ใช้งานเกินจริง ขั้นต่ำควรมากกว่าZ_o Z o R g Z o R g Z $C_{\text{gs}}$$Z_o$$R_g$$Z_o$$R_g$$Z_o$

บางสิ่งที่ต้องจำไว้

• $R_g$คือความต้านทานอนุกรมทั้งหมดระหว่างเกตและแหล่งที่มาของ FET ซึ่งรวมถึงความต้านทานเอาต์พุตของไดรเวอร์, ความต้านทานในการเชื่อมต่อจากไดรฟ์ไปที่เกต FET, ความต้านทานในโครงสร้าง FET (เกตทางกายภาพและแพ็คเกจ)
• ค่าที่ใช้ได้สำหรับอยู่ในช่วงไม่สูงเกินไปและไม่ต่ำเกินไป >หรือ <สามารถทำให้ FET สั่นได้R g R g - $R_g$$R_g$$R_{g-\max }$R g - $R_g$$R_{g-\min }$
• FET ทั้งหมดแสดงผล dV / dt โดยเฉพาะอย่างยิ่งชิ้นส่วนเทคโนโลยีที่เก่ากว่า

พิจารณาสิ่งนี้เพื่อเป็นความรู้ขั้นต่ำที่จำเป็นเกี่ยวกับความต้านทานวงจรเกตใน MOSFET

1 kΩ, 10 kΩหรือ 100 kΩควรทำงาน

คิดว่าจุดประสงค์ของการดึงลงคืออะไรและเมื่อไร ในระหว่างการใช้งานตามปกติประตูจะถูกขับเคลื่อนทั้งสองทางอย่างแข็งขัน ตัวต้านทานแบบเลื่อนลงไม่ได้ทำอะไรที่เป็นประโยชน์และสิ่งที่ดีที่สุดก็ไม่ได้เข้ามาขวางทาง

โดยปกติแล้วจุดประสงค์ของการดึงลงก็คือการปิด FET ในระหว่างการเริ่มต้นในขณะที่วงจรขับเคลื่อนของเกตที่ใช้งานอยู่นั้นมีความต้านทานสูง สิ่งนี้อาจเกิดขึ้นได้เช่นถ้าประตูถูกผลักโดยตรงจากขาไมโครคอนโทรลเลอร์ มันอาจจะเป็น 10 วินาทีของ ms ก่อนที่นาฬิกาของไมโครจะเริ่มทำงานและมันจะไปรอบ ๆ เพื่อรันคำสั่งที่ทำให้พินอยู่ในสถานะเอาต์พุตที่ทราบ ซึ่งอาจไม่ดีถ้า FET ควรเปิดเพียงไม่กี่ครั้งเพื่อป้องกันตัวเหนี่ยวนำบางส่วนไม่ให้อิ่มตัว ในกรณีเช่นนั้น FET ไม่เพียง แต่จะตื่นขึ้นมาก่อให้เกิดกระแสมากเกินไป แต่กระแสที่มากเกินไปนั้นสามารถป้องกันไม่ให้แหล่งจ่ายกำลังขึ้นมาได้ตลอดเวลาโดยเฉพาะการล็อควงจรในโหมดชะแลงอย่างไม่มีกำหนด

ดังนั้นเกณฑ์สำหรับการตัดสินใจค่าของ pulldown คืออะไร ที่ปลายด้านหนึ่งความต้านทานจะต้องต่ำพอที่ประตูจะปล่อยออกมาในเวลาและสามารถจัดขึ้นในสถานะที่ต่ำแม้จะมีการมีเพศสัมพันธ์แบบ capcitive จากการเริ่มต้น transients เกตของ FET นั้นมีความต้านทานสูงมากและส่วนใหญ่จะดูเป็น capacitive แม้แต่ตัวต้านทานขนาดใหญ่ก็สามารถปลดปล่อยประจุของประตูได้ในที่สุด ปัจจัย จำกัด คือความรวดเร็วของอุปกรณ์ที่จะปิดแล้วเปิดใหม่อีกครั้ง ปกติแล้วนี่ไม่ใช่ปัญหา การรักษาประตูให้ต่ำแม้จะอยู่ในสภาวะเริ่มต้นชั่วคราวก็ยากที่จะตัดสินมากเนื่องจากแทบเป็นไปไม่ได้เลยที่จะรู้ว่าทรานแซคชันเหล่านี้มาจากไหนและพวกเขาจะจับคู่กับโหนดเกตอย่างรุนแรงเพียงใด นี่คือเหตุผลที่คุณเห็นช่วงดังกล่าว ไม่มีใครรู้จริง ๆ ว่ามีความจำเป็นอะไรดังนั้นพวกเขาจึงทดลองและทำให้เสื่อมเสียหรือมีแนวโน้มมากกว่า เลือกหมายเลขที่ดี ความคิดของคนที่แตกต่างกันเกี่ยวกับความดีนั้นแตกต่างกันไป

ในอีกด้านหนึ่งคุณไม่ต้องการให้ pulldown ดึงกระแสสำคัญที่จะไปขับเกทอย่างรวดเร็วหรืออย่างใดอย่างหนึ่ง หากคุณกำลังใช้ไดรเวอร์ FET ที่สามารถจ่าย 1 A ระหว่างการสลับได้ 10 mA พิเศษจาก 1 kown pulldown นั้นไม่เกี่ยวข้องเลย ในทางกลับกันหากประตูถูกผลักตรงจากเข็มขนาดเล็กดังนั้นการเพิ่ม 5 mA ของ 1 kΩ pulldown อาจเป็นความไม่สะดวกที่สำคัญ ในกรณีนั้น 10 kΩน่าจะดีกว่า ไม่ค่อยจำเป็นต้องไปสูงกว่านั้น แต่ในบางวงจรพลังงานต่ำที่ FET เปิดเป็นเวลานานคุณอาจต้องการ 100 kΩ

อย่างที่ฉันพูด 1 kΩ, 10 kΩหรือ 100 kΩควรจะทำงาน