ฉันเห็นด้วยอย่างสมบูรณ์กับการประเมิน "ลำดับความสำคัญ" ว่าซอฟต์แวร์แบบเปิดที่เข้าถึงได้ง่ายและสะดวกสบายเป็นอย่างไรเมื่อเทียบกับฮาร์ดแวร์แบบเปิด มันลงมาที่ 'บิต' เทียบกับ 'อะตอม' ค่าใช้จ่ายและปัญหาที่เกี่ยวข้องกับการทำงานในโครงการซอฟต์แวร์แบบเปิดต่ำมากและเครื่องมือและโครงสร้างพื้นฐาน (อินเทอร์เน็ต github และพีซีของคุณ) ได้รับเงินทั้งหมดก่อนที่จะเริ่มโครงการซอฟต์แวร์แบบเปิดดังนั้นค่าใช้จ่ายที่เพิ่มขึ้นคือเวลาของคุณ
ฮาร์ดแวร์แบบเปิดจำเป็นต้องให้คุณได้รับ 'อะตอม' เพียงเพื่อเริ่มต้นโครงการและตามที่โพสต์ก่อนหน้าระบุไว้:
- การใช้ผลิตภัณฑ์มาตรฐานของ บริษัท เป็นตัวเลือกต้นทุนต่ำสุด ($ 5 ถึง $ 100) *
- การใช้ FPGA นั้นมีค่าใช้จ่ายสูงกว่า ($ 20 ถึง $ 2000)
- ASIC ที่คุณกำหนดเอง ($ 200,000 ถึง $ 2,000,000)
- fab ของคุณเองเพื่อสร้างชิ้นส่วนของคุณ ($ 500,000,000 ถึง $ 2B)
'* ค่าใช้จ่ายเหล่านี้รวมถึงค่าใช้จ่ายในการพัฒนาเช่นเดียวกับค่าใช้จ่ายชิป
ตอนนี้การเคลื่อนไหวของฮาร์ดแวร์สัญญาณผสมเปิดไม่ได้รับประโยชน์จากตัวเลือกคล้ายกับ FPGA ดังกล่าวข้างต้นพร้อมกับต้นทุนการพัฒนาที่สมเหตุสมผลและต้นทุนอุปกรณ์
บริษัท ต่างๆ [ใช่ บริษัท ของฉันเป็นหนึ่งในนั้น] กำลังทำงานเพื่อแก้ไขปัญหาสัญญาณผสมที่สามารถกำหนดค่าได้ซึ่งจะนำรูปแบบธุรกิจแบบ FPGA มาสู่การออกแบบชิปแอนะล็อกและสัญญาณผสม ในทุกวันนี้ฮาร์ดแวร์แบบเปิดในชิปสัญญาณผสมที่ตั้งค่าได้จะให้ยืมตัวเองเพื่อเปิดโครงการฮาร์ดแวร์มากกว่าการออกแบบระดับ PCB ในปัจจุบัน
ใช่ฉันกำลังบอกว่าการออกแบบชิปที่กำหนดค่าได้ง่ายกว่าการออกแบบ PCB
ชิปที่กำหนดค่าได้จะประกอบด้วย IP ที่ได้รับการพิสูจน์ด้วยซิลิกอนซึ่งสามารถเชื่อมโยงกับการเปลี่ยนแปลงเลเยอร์หน้ากากเดียวโดยเครื่องมือออกแบบอัตโนมัติคล้ายกับสถานที่และเส้นทาง FPGA และเส้นทางการกำหนดค่า และการออกแบบสัญญาณผสมไม่ล้าสมัยเร็วเท่ากับการออกแบบดิจิทัลเนื่องจากวงจรอะนาล็อกไม่จำเป็นต้องไล่ล่าการออกแบบของมัวร์เช่นเดียวกับดิจิตอล
ความสามารถในการทำงานร่วมกับทีมงานกระจายเนื้อหาของชิปที่กำหนดค่าได้อาจนำแนวคิดซอฟต์แวร์แบบเปิดและประโยชน์ในการออกแบบฮาร์ดแวร์แบบเปิด
หลักฐานของเราคือคุณลักษณะต่อไปนี้จะช่วยให้ฮาร์ดแวร์แบบเปิดเป็นที่นิยมมากขึ้น:
- ฮาร์ดแวร์ชิปสัญญาณผสมที่กำหนดค่าได้มาตรฐาน
- IP ที่เป็นลักษณะและจัดทำเป็นเอกสาร
- เครื่องมือการออกแบบระดับสูงราคาไม่แพงที่ให้รายละเอียดการออกแบบชิปแบบเต็มรูปแบบที่เป็นนามธรรม
- การรวบรวมการออกแบบระดับสูงโดยอัตโนมัติไปยังอุปกรณ์ที่กำหนดค่าได้
- ออกแบบเครื่องมือแบ่งปันที่สนับสนุนทีมที่กระจายตัว