ทำไมวงจรนี้ถึงสั่น

วงจรด้านล่างเป็น oscillator เมื่อฉันจำลองด้วย ltspice มันจะสร้างรูปคลื่นจริง ๆ (แม้ว่ามันจะดูเหมือนจะไม่เป็นคลื่นไซน์บริสุทธิ์ก็ตาม)

สิ่งที่ฉันไม่เข้าใจคือเหตุผลว่าทำไมมันถึงสั่น

วรรณคดีพื้นฐานทั้งหมดที่ฉันได้อ่านจนถึงออสซิลเลเตอร์ (Colpitts, Clapp, Hartley, ฯลฯ ... ) ดูเหมือนว่าวงจรออสซิลเลเตอร์นั้นจำเป็นต้องมีทั้งตัวเก็บประจุและตัวเหนี่ยวนำในส่วน "ถัง" ของวงจร

นอกจากนี้ถ้าคุณดูที่ทฤษฎีดูเหมือนว่าคุณต้องมีทั้งตัวพิมพ์ใหญ่และคอยส์เพื่อสร้างรถถังที่มีความถี่เรโซแนนท์ที่เหมาะสม (สูตร 1 / Sqrt [LC]) แต่วงจร "รถถัง" นี้ทำขึ้นมาเท่านั้น จากตัวต้านทานและตัวเก็บประจุ

เมื่อฉันคำนวณ impedances สำหรับรถถังของวงจรนั้นโดยใช้สูตร H-topology ดูเหมือนว่าจะได้รับการปรับแต่งให้ดูเหมือนตัวเก็บประจุขนาดใหญ่หนึ่งตัว (ยกเว้นแน่นอนสำหรับระยะสั้นถึงพื้นตรงกลาง)

ถ้าใครสามารถอธิบายได้ว่าทำไมวงจรนี้ถึงสั่นและอย่างไรฉันจะขอบคุณมันจริงๆ (ทั้งคำอธิบายที่ใช้งานง่าย / ใช้งานจริงและเชิงทฤษฎียินดีมาก)

^{จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab}

มันเป็นเฟสกะออสซิลเลเตอร์

โดยปกติการตอบรับจากนักสะสมไปยังฐานทำหน้าที่ "ลบ" และสิ่งนี้ค่อนข้างสำคัญสำหรับแอมป์ นี่เป็นเพราะสัญญาณตัวสะสมเป็นสิ่งที่ตรงกันข้ามของสัญญาณฐาน (หรือที่เรียกว่า 180 as ออกจากเฟส) อะไรก็ตามที่ถูกป้อนกลับทำได้โดยไม่ทำให้เกิดการสั่น ข้อเสนอแนะประเภทนี้ยังใช้ใน op-amps เพื่อควบคุมอัตราขยาย

ในวงจรในคำถามมีชิ้นส่วนมากมายที่รับสัญญาณตัวรวบรวมและเฟสเปลี่ยนมันมากพอที่ความถี่เฉพาะจะปรากฏในเฟสด้วยสัญญาณฐานและตอกย้ำมัน สิ่งนี้ทำให้สั่น

ในระดับทางเทคนิคมากขึ้นข้อเสนอแนะที่เกิดขึ้นรอบ R2, R3, R4, C1, C2 และ C3 ทำหน้าที่เป็นตัวกรองรอย "อ่อน" ควรกล่าวได้ว่าเจตนาของตัวกรองบาก "ดี" คือลบความถี่ทั้งหมด (เช่น 50Hz หรือ 60Hz เมื่อไฟ AC เป็นปัญหา) ความถี่ที่มีรอยบากจะเปลี่ยนเป็นเฟส180ºและหากยังไม่ได้ทำการบากออกทั้งหมด (เช่นในตัวกรองรอยบากที่ดี) สิ่งที่เหลืออยู่จะถูกป้อนกลับและเสริมกำลังสัญญาณฐานเดิมซึ่งทำให้เกิดการสั่น

ไม่สำคัญว่าสัญญาณอาจถูกลดทอนลง 20 เดซิเบลจะยังมีสัญญาณเหลือเพียงพอที่จะขยายและสร้างไซน์