ในแผนผังของฉันฉันมีอุปกรณ์ SPI 4 ตัวเชื่อมต่อกัน ฉันจะใช้งาน SPI สูงสุด 8MHz ฉันควรจะกังวลเกี่ยวกับการติดตั้งตัวต้านทานการหน่วงหรือไม่? ตัวต้านทานการยกเลิกแหล่งที่มา? ฉันควรจัดเส้นทางพวกมันด้วยการก่อตัวดาวหรือตามลำดับอนุกรมหรือไม่? การเพิ่มจุดแวะมากมายส่งผลกระทบต่อความสมบูรณ์ของสัญญาณหรือไม่?
ฉันต้องเพิ่มว่าอุปกรณ์เหล่านี้ค่อนข้างใกล้กันภายใน 25 มม. จากกัน
คำตอบ:
จากมุมมองของความสมบูรณ์ของสัญญาณ 8MHz นั้นไม่ได้เร็วขนาดนั้นคุณจึงสามารถหลีกเลี่ยงการจัดวางที่เหมาะสมได้ คุณอาจต้องการรวมตัวต้านทานการเลิกจ้างในเค้าโครง หากคุณไม่ต้องการพวกเขาคุณสามารถติดตั้งตัวต้านทานความต้านทาน 0 โอห์มแล้วปล่อยทิ้งไว้ในการแก้ไขครั้งต่อไป ฉันจะจัดโครงร่าง (ดาวเทียบกับซีเรียล) กับอะไรก็ตามที่ให้เลย์เอาต์ที่แน่นกว่า (เช่นร่องรอยที่สั้นกว่า) สตับนั้นถือว่าเป็นสิ่งที่ไม่ดีสำหรับเลย์เอาต์ความเร็วสูงดังนั้นฉันจึงเลือกอย่างใดอย่างหนึ่งและไม่มีโครงร่างที่บางส่วนเชื่อมต่อกันอย่างเป็นลำดับและส่วนอื่น ๆ จะแยกจากนั้น เมื่อจัดวางในแบบอนุกรมให้ตอไม้ออกจากสายหลักให้สั้นที่สุด การเพิ่มจุดแวะทำให้ความสมบูรณ์ของสัญญาณลดลง แต่อย่างที่คุณพูดไปคุณน่าจะมีงบประมาณระยะเวลาขนาดใหญ่ที่ 8Mhz ซึ่งไม่สำคัญ คำถามอื่นคือคุณมีระนาบกราวด์และกำลังหรือไม่? ถ้าเป็นเช่นนั้นคุณต้องการให้สัญญาณอ้างอิงไปยังระนาบเดียวกัน (เช่นไม่เรียกใช้การติดตาม SCLK ที่ด้านหนึ่งของคณะกรรมการที่อ้างอิงถึงระนาบกราวด์แล้วผ่านไปยังอีกด้านหนึ่งและเรียกใช้ในขณะที่อ้างอิงถึงกำลัง เครื่องบิน). คุณอาจต้องกังวลเกี่ยวกับปัญหา EMC ที่นี่มานานก่อนที่คุณจะต้องกังวลเกี่ยวกับปัญหาความสมบูรณ์ของสัญญาณ แต่ EMC อาจไม่เป็นปัญหาสำหรับโครงการของคุณ
ขึ้นอยู่กับอัตราของขอบ ถ้ามันถูกขับเคลื่อนด้วยชิปอเนกประสงค์ที่รวดเร็วเช่น FPGA คุณอาจสนใจ แต่ที่ 25 มม. คุณก็โอเคเว้นแต่ว่าเวลาขึ้นจะเร็วมาก
ดังที่ @ bt2 กล่าวว่าจุดอ่อนนั้นส่งผลกระทบต่อความสมบูรณ์ของสัญญาณ แต่ฉันก็ไม่ต้องกังวลกับปัญหานี้ในระยะนี้