ฉันจะสร้าง Makefile สำหรับโปรเจ็กต์ C ที่มีไดเร็กทอรีย่อย SRC, OBJ และ BIN ได้อย่างไร

Question 1

ไม่กี่เดือนที่ผ่านมาฉันคิดเรื่องทั่วไปMakefileสำหรับงานโรงเรียนดังต่อไปนี้:

# ------------------------------------------------
# Generic Makefile
#
# Author: yanick.rochon@gmail.com
# Date  : 2010-11-05
#
# Changelog :
#   0.01 - first version
# ------------------------------------------------

# project name (generate executable with this name)
TARGET   = projectname

CC       = gcc -std=c99 -c
# compiling flags here
CFLAGS   = -Wall -I.

LINKER   = gcc -o
# linking flags here
LFLAGS   = -Wall

SOURCES  := $(wildcard *.c)
INCLUDES := $(wildcard *.h)
OBJECTS  := $(SOURCES:.c=*.o)
rm       = rm -f

$(TARGET): obj
    @$(LINKER) $(TARGET) $(LFLAGS) $(OBJECTS)
    @echo "Linking complete!"

obj: $(SOURCES) $(INCLUDES)
    @$(CC) $(CFLAGS) $(SOURCES)
    @echo "Compilation complete!"

clean:
    @$(rm) $(TARGET) $(OBJECTS)
    @echo "Cleanup complete!"

นี้โดยทั่วไปจะรวบรวมทุก.cและ.hไฟล์เพื่อสร้าง.oไฟล์และปฏิบัติการprojectnameทั้งหมดในโฟลเดอร์เดียวกัน

ตอนนี้ฉันต้องการผลักดันสิ่งนี้เล็กน้อย ฉันจะเขียน Makefile เพื่อรวบรวมโปรเจ็กต์ C ด้วยโครงสร้างไดเร็กทอรีต่อไปนี้ได้อย่างไร

 ./
 ./Makefile
 ./src/*.c;*.h
 ./obj/*.o
 ./bin/<executable>

ในคำอื่น ๆ ผมอยากจะมี Makefile ที่รวบรวมแหล่ง C จาก./src/เข้าและแล้วทุกอย่างเชื่อมโยงไปสร้างในที่ปฏิบัติการ./obj/./bin/

ฉันพยายามอ่าน Makefiles ต่างๆแล้ว แต่ฉันไม่สามารถทำให้มันใช้งานได้กับโครงสร้างโครงการด้านบน แต่โครงการไม่สามารถรวบรวมข้อผิดพลาดทุกประเภท แน่นอนว่าฉันสามารถใช้ IDE แบบเต็มได้ (Monodevelop, Anjuta ฯลฯ ) แต่ฉันชอบที่จะใช้ gEdit และเทอร์มินัล ol ที่ดี

มีกูรูที่สามารถให้วิธีแก้ปัญหาหรือข้อมูลที่ชัดเจนเกี่ยวกับวิธีการนี้ได้หรือไม่? ขอบคุณ!

** อัปเดต (v4) **

ทางออกสุดท้าย:

# ------------------------------------------------
# Generic Makefile
#
# Author: yanick.rochon@gmail.com
# Date  : 2011-08-10
#
# Changelog :
#   2010-11-05 - first version
#   2011-08-10 - added structure : sources, objects, binaries
#                thanks to http://stackoverflow.com/users/128940/beta
#   2017-04-24 - changed order of linker params
# ------------------------------------------------

# project name (generate executable with this name)
TARGET   = projectname

CC       = gcc
# compiling flags here
CFLAGS   = -std=c99 -Wall -I.

LINKER   = gcc
# linking flags here
LFLAGS   = -Wall -I. -lm

# change these to proper directories where each file should be
SRCDIR   = src
OBJDIR   = obj
BINDIR   = bin

SOURCES  := $(wildcard $(SRCDIR)/*.c)
INCLUDES := $(wildcard $(SRCDIR)/*.h)
OBJECTS  := $(SOURCES:$(SRCDIR)/%.c=$(OBJDIR)/%.o)
rm       = rm -f


$(BINDIR)/$(TARGET): $(OBJECTS)
    @$(LINKER) $(OBJECTS) $(LFLAGS) -o $@
    @echo "Linking complete!"

$(OBJECTS): $(OBJDIR)/%.o : $(SRCDIR)/%.c
    @$(CC) $(CFLAGS) -c $< -o $@
    @echo "Compiled "$<" successfully!"

.PHONY: clean
clean:
    @$(rm) $(OBJECTS)
    @echo "Cleanup complete!"

.PHONY: remove
remove: clean
    @$(rm) $(BINDIR)/$(TARGET)
    @echo "Executable removed!"

Question 2

ประการแรก$(OBJECTS)กฎของคุณมีปัญหาเนื่องจาก:

มันเป็นสิ่งที่ไม่เลือกปฏิบัติทำให้แหล่งที่มาทั้งหมดมีข้อกำหนดเบื้องต้นของทุกออบเจ็กต์
มักใช้แหล่งที่มาที่ไม่ถูกต้อง (ตามที่คุณค้นพบfile1.oและfile2.o)
มันพยายามสร้างไฟล์ปฏิบัติการแทนที่จะหยุดอยู่ที่วัตถุและ
ชื่อของเป้าหมาย ( foo.o) ไม่ใช่สิ่งที่กฎจะสร้าง ( obj/foo.o)

ฉันขอแนะนำสิ่งต่อไปนี้:

OBJECTS  := $(SOURCES:$(SRCDIR)/%.c=$(OBJDIR)/%.o)

$(OBJECTS): $(OBJDIR)/%.o : $(SRCDIR)/%.c
    $(CC) $(CFLAGS) -c $< -o $@
    @echo "Compiled "$<" successfully!"

$(TARGET)กฎมีปัญหาเดียวกันว่าชื่อเป้าหมายไม่จริงอธิบายสิ่งที่กฎสร้าง ด้วยเหตุนี้หากคุณพิมพ์makeหลายครั้ง Make จะสร้างเป้าหมายใหม่ทุกครั้งแม้ว่าจะไม่มีเหตุผลก็ตาม การเปลี่ยนแปลงเล็กน้อยแก้ไขว่า:

$(BINDIR)/$(TARGET): $(OBJECTS)
    $(LINKER) $@ $(LFLAGS) $(OBJECTS)
    @echo "Linking complete!"

เมื่อเป็นที่เรียบร้อยแล้วคุณอาจพิจารณาการจัดการการพึ่งพาที่ซับซ้อนมากขึ้น หากคุณแก้ไขไฟล์ส่วนหัวไฟล์ใดไฟล์หนึ่ง makefile นี้จะไม่ทราบว่าอ็อบเจ็กต์ / ไฟล์ปฏิบัติการใดที่ต้องสร้างใหม่ แต่นั่นสามารถรอได้อีกวัน

แก้ไข:
ขออภัยฉันข้ามส่วนหนึ่งของ$(OBJECTS)กฎข้างต้นไป ฉันได้แก้ไขแล้ว (ฉันหวังว่าฉันจะใช้ "ขีดฆ่า" ในตัวอย่างโค้ด)

Question 3

คุณสามารถเพิ่ม-Iแฟล็กลงในแฟล็กคอมไพเลอร์ (CFLAGS) เพื่อระบุตำแหน่งที่คอมไพลเลอร์ควรค้นหาไฟล์ต้นทางและแฟล็ก -o เพื่อระบุตำแหน่งที่ควรปล่อยไบนารี:

CFLAGS   = -Wall -I./src
TARGETPATH = ./bin

$(TARGET): obj
    @$(LINKER) $(TARGETPATH)/$(TARGET) $(LFLAGS) $(OBJECTS)
    @echo "Linking complete!"

ในการวางไฟล์ออบเจ็กต์ลงในobjไดเร็กทอรีให้ใช้-oอ็อพชันเมื่อคอมไพล์ นอกจากนี้ให้ดูที่$@และอัตโนมัติตัวแปร$<

ตัวอย่างเช่นพิจารณา Makefile แบบธรรมดานี้

CFLAGS= -g -Wall -O3                                                            
OBJDIR= ./obj

SRCS=$(wildcard *.c)
OBJS=$(SRCS:.c=.o )
all:$(OBJS)

%.o: %.c 
   $(CC) $(CFLAGS) -c $< -o $(OBJDIR)/$@

อัปเดต>

จากการดู makefile ของคุณฉันรู้ว่าคุณกำลังใช้-oแฟล็ก ดี. ใช้มันต่อไป แต่เพิ่มตัวแปรไดเร็กทอรีเป้าหมายเพื่อระบุตำแหน่งที่ควรเขียนไฟล์เอาต์พุต

Question 4

วันนี้ฉันหยุดเขียน makefiles แล้วถ้าคุณตั้งใจจะเรียนรู้ต่อไปมิฉะนั้นคุณจะมีเครื่องกำเนิด makefile ที่ดีที่มาพร้อมกับ eclipse CDT หากคุณต้องการความสามารถในการบำรุงรักษา / การสนับสนุนหลายโครงการในโครงสร้างการสร้างของคุณโปรดดูสิ่งต่อไปนี้ -

https://github.com/dmoulding/boilermakeเจอดีงาม .. !