ทำไมซีพียูจึงไม่ใหญ่กว่า [ปิด]


21

ซีพียูมีขนาดค่อนข้างเล็กและวิศวกรมักพยายามทำให้มันเล็กลงและรับทรานซิสเตอร์มากขึ้นในพื้นผิวเดียวกัน

ทำไมซีพียูจึงไม่ใหญ่กว่า หากความยาวประมาณ 260 มม. 2ตายสามารถถือทรานซิสเตอร์ได้ 758 ล้านตัว (AMD Phenom II x4 955) จากนั้น 520 มม. 2จะสามารถเก็บทรานซิสเตอร์ได้สองเท่าและเพิ่มความเร็วสัญญาณนาฬิกาหรือแกนประมวลผลเป็นสองเท่าในทางเทคนิค ทำไมถึงไม่ทำแบบนี้?


4
ฉันไม่รู้รายละเอียดทั้งหมด แต่โดยพื้นฐานแล้วยิ่งทรานซิสเตอร์ ฯลฯ อยู่ใกล้กันมากเท่าไหร่ก็จะยิ่งมีประสิทธิภาพมากขึ้นเท่านั้น ดังนั้นการเพิ่มพื้นที่เป็นสี่เท่าจะทำให้ชิปช้าลง
ChrisF

1
นอกจากนี้โดยเฉพาะอย่างยิ่งเมื่อพิจารณาถึงสถานะของแอพพลิเคชั่นปัจจุบันซีพียูยุคใหม่ใช้เวลาอย่างมากในการไม่ทำอะไรเลย พวกเขาบิดนิ้วโป้งในขณะที่เราผู้ใช้คิดออกว่าเราต้องการทำอะไร
surfasb

1
@ChrisF คุณสร้างความสับสนเกี่ยวกับผลกระทบของการหดตัวของแม่พิมพ์ (ความเร็วที่เพิ่มขึ้นซึ่งเป็นผลมาจากความสามารถที่ลดลง) ด้วยจำนวนทรานซิสเตอร์ที่ลดลง ถามตัวคุณเอง: คอร์แต่ละตัวในดูอัลคอร์จะวิ่งเร็วกว่าแกนเดี่ยวบนคอร์หรือไม่?
artistoex

2
นี้จะทำ - ดูที่แพลตฟอร์ม LGA2011 ใหม่ของอินเทล
พัฒนา

3
ฉันไม่เห็นด้วยกับคะแนนปิด มีเหตุผลที่ชัดเจนว่าทำไมการสร้างชิปที่ใหญ่กว่าไม่สมเหตุสมผลตามที่แสดงโดยคำตอบยอดนิยม ดังนั้นจึงไม่ใช่คำถามที่แสดงความเห็น (เช่น "เป็น Android ที่ดีกว่า iOS") ฉันสนใจคำถามนี้ด้วย!
David Miani

คำตอบ:


18

โดยทั่วไปคุณพูดถูก: ในระยะสั้นการเพิ่มความเท่าเทียมไม่ได้เป็นไปได้เท่านั้น แต่เป็นวิธีเดียวที่จะไปได้ ในความเป็นจริงมัลติคอร์เช่นเดียวกับแคช pipelining และไฮเปอร์เธรดเป็นสิ่งที่คุณเสนอ: ความเร็วที่เพิ่มขึ้นจากการใช้พื้นที่ชิปเพิ่มขึ้น แน่นอนว่ารูปทรงที่หดตัวไม่ได้ชนกับการเพิ่มพื้นที่ใช้งาน อย่างไรก็ตามอัตราผลตอบแทนจากการตายเป็นปัจจัยที่ จำกัด อย่างมาก

อัตราผลตอบแทนตายจะเพิ่มขึ้นในสัดส่วนผกผันกับขนาดของแม่พิมพ์: แม่พิมพ์ขนาดใหญ่มีแนวโน้มที่จะ "จับ" ข้อผิดพลาดของเวเฟอร์มากขึ้น หากความผิดพลาดเวเฟอร์กระทบตายคุณสามารถโยนมันทิ้งได้ เห็นได้ชัดว่ามีผลกระทบต่อต้นทุนตาย ดังนั้นจึงมีขนาดตายที่เหมาะสมที่สุดในแง่ของต้นทุนเทียบกับกำไรต่อตาย

วิธีเดียวที่จะผลิตแม่พิมพ์ที่มีขนาดใหญ่ขึ้นอย่างมีนัยสำคัญคือการรวมโครงสร้างความทนทานต่อความผิดพลาดและความซ้ำซ้อน นี่คือสิ่งที่ Intel พยายามทำในโครงการ Terra-Scaleของพวกเขา(อัพเดท: และสิ่งที่ปฏิบัติกันอยู่แล้วในผลิตภัณฑ์ทุกวันตามที่ Dan ชี้ให้เห็น)


8
ใน CPU ที่ซับซ้อน / GPUs ที่ทันสมัยข้อบกพร่องตายมักจะเพียงแค่ป้อนเข้า binning โดยทั่วไป GPU ระดับกลาง / ระดับสูงจะมีชิ้นส่วนเต็มและหนึ่งหรือสองชิ้นที่ปิดการใช้งานส่วนประกอบย่อยบางส่วนเพื่อรับคะแนนราคา / ความสามารถที่มากขึ้นจากการออกแบบชิปที่น้อยลง เช่นเดียวกันกับซีพียู ชิป tricore ของ AMD นั้นมีสี่รุ่นที่มีการปิดการทำงานของตายและชิป LGA2011 ใน Intels เป็น 8 ส่วนหลัก การตายแบบเต็มจะถูกใช้เป็น Xeons เท่านั้น 4/6 คอร์ i7-2011s เป็น 8 คอร์ตายส่วนที่ปิดการใช้งาน หากข้อผิดพลาดตายอยู่ในสถานที่ที่เหมาะสมพวกเขาจะถูกหลอมเป็นชิ้นส่วนที่ถูกกว่า สำหรับอัตราข้อผิดพลาด GPU แบบแยกส่วนเพิ่มเติมตั้งค่าช่องเก็บต่ำ
Dan Neely

@DanN ขอบคุณฉันได้เพิ่มคำตอบนี้ไปแล้ว
artistoex

23

มีจำนวนมากกังวลทางด้านเทคนิค (ความยาวเส้นทางได้รับยาวเกินไปและคุณจะสูญเสียประสิทธิภาพการรบกวนทางไฟฟ้าทำให้เกิดเสียง) แต่เหตุผลหลักก็คือว่าที่ทรานซิสเตอร์จำนวนมากจะร้อนเกินไปที่จะเพียงพอเย็น นั่นเป็นเหตุผลทั้งหมดที่พวกเขากระตือรือร้นที่จะลดขนาดแม่พิมพ์ - ช่วยให้ประสิทธิภาพเพิ่มขึ้นในระดับความร้อนเดียวกัน


ฉันควรเพิ่มว่าฉันหมายถึงในบริบทของเครื่องเดสก์ท็อป / แล็ปท็อปมาตรฐานแน่นอน
Shinrai

1
ความยาวเส้นทางไม่จำเป็นต้องเพิ่มขึ้นมันเป็นเรื่องของท้องถิ่น: การวางสองคอร์ลงบนชิปจะไม่เพิ่มความยาวของเส้นทางภายในแกนกลางใช่ไหม การกระจายความร้อนจะกระจายออกไปในพื้นที่กว้างขึ้นดังนั้นนั่นก็ไม่ใช่ปัญหาใหญ่เช่นกัน
artistoex

1
ใช่มีความแตกต่างกันมาก แต่ฉันไม่รู้สึกว่ามันจะได้รับการรับประกัน (ฉันยังไม่ได้หมายความว่าในบริบทของแกนมากขึ้นตั้งแต่คำถามที่ไม่ได้ค่อนข้างชัดเจนว่าเกี่ยวกับที่.)
Shinrai

ประเด็นก็คือ: โปรเซสเซอร์แบบมัลติคอร์เป็นสิ่งที่ OP เสนอให้ - เพิ่มความเร็วผ่านการใช้พื้นที่ชิปเพิ่มขึ้น
artistoex

3
คุณคิดว่าไฮเปอร์เธรดคือ "แกนที่ใหญ่กว่าเร็วกว่า" ได้อย่างไร? การทำไฮเปอร์เธรดเป็นแบบลอจิกทั้งหมดและไม่เกี่ยวข้องกับขนาด ... หมายความว่าถ้ามีส่วนเกินบนแกนปัจจุบันที่ใช้อยู่ IE: หากหน่วย MMX และ FPU ของคุณถูกใช้งานบนแกนที่กำหนดคุณยังสามารถ preform การคำนวณตามจำนวนเต็ม
Supercereal

15

คำตอบหลายข้อที่ให้ไว้ที่นี่เป็นคำตอบที่ดี มีปัญหาทางเทคนิคในการเพิ่มขนาดของ CPU และจะนำไปสู่ความร้อนมากขึ้นในการจัดการกับ อย่างไรก็ตามพวกเขาทั้งหมดสามารถเอาชนะได้เนื่องจากมีแรงจูงใจเพียงพอ

ฉันต้องการที่จะเพิ่มสิ่งที่ผมเชื่อว่าเป็นปัญหาสำคัญ: เศรษฐศาสตร์ ซีพียูทำด้วยเวเฟอร์แบบนี้โดยมีซีพียูจำนวนมากต่อเวเฟอร์ ต้นทุนการผลิตที่แท้จริงคือต่อแผ่นเวเฟอร์ดังนั้นหากคุณเพิ่มพื้นที่เป็นสองเท่าของ CPU คุณสามารถใส่ได้เพียงครึ่งเดียวกับแผ่นเวเฟอร์ดังนั้นราคาต่อซีพียูจะเพิ่มเป็นสองเท่า นอกจากนี้เวเฟอร์ไม่ได้ออกมาสมบูรณ์แบบเสมอไปอาจมีข้อผิดพลาดได้ ดังนั้นการเพิ่มพื้นที่เป็นสองเท่าของความบกพร่องในซีพียูใด ๆ

ดังนั้นจากมุมมองทางเศรษฐกิจเหตุผลที่พวกเขามักทำสิ่งเล็กให้ได้ประสิทธิภาพที่ดีกว่า / mm ^ 2 ซึ่งเป็นปัจจัยกำหนดราคา / ประสิทธิภาพ

TL: DR: นอกเหนือจากเหตุผลอื่น ๆ ที่กล่าวถึงการเพิ่มพื้นที่ของ CPU เป็นสองเท่ามากกว่าค่าใช้จ่ายสองเท่า


นี่คือเหตุผลหลัก บทที่ 1 ของตำราเรียนสถาปัตยกรรมคอมพิวเตอร์ของ Hennessy และ Pattersons อธิบายกระบวนการผลิตและข้อควรพิจารณาที่เกี่ยวข้องกับการขับเคลื่อน CPU ให้มีขนาดเล็กที่สุดเท่าที่จะทำได้
Steve Blackwell

3

การเพิ่มทรานซิสเตอร์ให้กับโปรเซสเซอร์ไม่ได้ทำให้มันเร็วขึ้นโดยอัตโนมัติ

ความยาวพา ธ เพิ่มขึ้น == อัตรานาฬิกาช้าลง
การเพิ่มทรานซิสเตอร์มากขึ้นจะเพิ่มความยาวเส้นทาง การเพิ่มใด ๆ จะต้องใช้มีค่าหรือจะทำให้ต้นทุนความร้อนพลังงานเพิ่มขึ้น แต่ประสิทธิภาพลดลง

แน่นอนคุณสามารถเพิ่มแกนได้เสมอ ทำไมพวกเขาไม่ทำเช่นนี้? พวกเขาทำ


ฉันไม่พิจารณาเรื่องนอกเรื่องจริง ๆ ที่นี่ (แม้ว่ามันจะอยู่ในหัวข้อนั้นเช่นกัน)
Shinrai

ใช่ฉันเห็นด้วย ฉันแค่คิดว่ามันจะตอบได้ดีกว่าที่นั่น ฉันลบบรรทัด
user606723

2

สมมติฐานทั่วไปของคุณผิด ซีพียูที่มีขนาดตายสองเท่าไม่ได้แปลว่ามันสามารถทำงานด้วยความเร็วสองเท่า สิ่งนี้จะเพิ่มพื้นที่เพิ่มเติมสำหรับการเพิ่มคอร์เพิ่มเติม (ดูชิป Intel หลายคอร์บางรุ่นที่มี 32 หรือ 64 คอร์) หรือแคชที่ใหญ่กว่า แต่ซอฟต์แวร์ปัจจุบันส่วนใหญ่ไม่สามารถใช้งานได้มากกว่า 2 คอร์

ดังนั้นขนาดตายที่เพิ่มขึ้นจะเพิ่มราคาอย่างหนาแน่นโดยไม่ได้รับความสูงเท่ากัน หนึ่งในเหตุผลที่ทำให้ซีพียูเป็นแบบนี้


สิ่งนี้ไม่เป็นความจริง - ด้วยทรานซิสเตอร์ที่มากขึ้นคุณสามารถลดความลึกของการแพร่กระจายได้ดังนั้นคำแนะนำจะใช้เวลารอบนาฬิกาน้อยลงในการทำให้สมบูรณ์ คุณพูดถูกแล้วว่ามันไม่เกี่ยวอะไรกับความเร็วสัญญาณนาฬิกา
BlueRaja - Danny Pflughoeft

1

ในอิเล็กทรอนิคส์ SMALLER = เร็วกว่า 3GHz จะต้องมีขนาดเล็กกว่า 20MHz การเชื่อมต่อระหว่างกันที่มากขึ้น ESR ยิ่งมากขึ้นและยิ่งความเร็วช้าลง

การเพิ่มจำนวนทรานซิสเตอร์เป็นสองเท่าไม่ได้เพิ่มความเร็วสัญญาณนาฬิกาเป็นสองเท่า


การเพิ่มความเร็วสัญญาณนาฬิกาเป็นเพียงวิธีหนึ่งในการเพิ่มความเร็ว ทรานซิสเตอร์สองเท่าเป็นอีกสิ่งหนึ่ง นอกจากนั้นการเชื่อมต่อระหว่างกันที่ลดลงไม่ทำให้พื้นที่ตายเพิ่มขึ้น
artistoex

3
@artistoex แต่เพียงแค่เพิ่มทรานซิสเตอร์สองเท่าก็ไม่ได้ทำให้เร็วขึ้น จะต้องมีการออกแบบทางที่จะใช้ประโยชน์จากทรานซิสเตอร์เหล่านั้น ทรานซิสเตอร์มากขึ้น (ที่มีมม. เดียวกัน) หมายถึงนาฬิกาที่ต่ำกว่าโดยทั่วไป
606723

1

ค่าใช้จ่ายในการผลิตเวเฟอร์ดิบเป็นปัจจัย Monocrystalline silicon ไม่ฟรีและกระบวนการกลั่นค่อนข้างแพง ดังนั้นการใช้วัตถุดิบของคุณมากขึ้นทำให้ต้นทุนเพิ่มขึ้น


0

สิ่งมีชีวิตขนาดใหญ่สิ่งประดิษฐ์หรือไม่เช่นไดโนเสาร์เป็นสิ่งที่หลวม พื้นที่อัตราส่วน/ ปริมาตรไม่ยุติธรรมสำหรับการเอาชีวิตรอด: มีข้อ จำกัด เกี่ยวกับพลังงานมากเกินไป - ทุกรูปแบบ - เข้าและออก


0

คิดว่า CPU เป็นเครือข่ายของโหนดที่เชื่อมต่อ (ทรานซิสเตอร์) เพื่อให้มีความสามารถมากขึ้นจำนวนของโหนดและเส้นทางระหว่างพวกเขาเพิ่มขึ้นในระดับ แต่การเพิ่มขึ้นนั้นเป็นเชิงเส้น ดังนั้นซีพียูรุ่นหนึ่งอาจมีล้านโหนดส่วนต่อไปอาจมี 1.5 ล้าน ด้วยการย่อขนาดของวงจรจำนวนโหนดและเส้นทางจะถูกย่อให้เล็กลง กระบวนการผลิตในปัจจุบันลดลงถึง 30 นาโนเมตร

สมมติว่าคุณต้องการห้าหน่วยต่อโหนดและระยะทางห้าหน่วยระหว่างสองโหนด จบเป็นเส้นตรงคุณสามารถสร้างบัส 22222 โหนดใน 1 ซม. ของพื้นที่ คุณสามารถสร้างเมทริกซ์จำนวน 493 ล้านโหนดในหน่วยตารางเซนติเมตร การออกแบบวงจรเป็นสิ่งที่มีตรรกะของ CPU การเพิ่มพื้นที่เป็นสองเท่าไม่ใช่สิ่งที่จะเพิ่มความเร็ว แต่จะทำให้วงจรมีตัวดำเนินการเชิงตรรกะมากขึ้น หรือในกรณีของซีพียูแบบมัลติคอร์เพื่อให้วงจรสามารถทำงานได้มากขึ้นในแบบคู่ขนาน การเพิ่มรอยเท้าจะลดความเร็วนาฬิกาจริง ๆ เพราะอิเล็กตรอนจะต้องเดินทางในระยะทางไกลผ่านวงจร

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.