ทำไมไม่มีประตูสองชุดในซีรี่ส์

ฉันเพิ่งได้ดูเอกสารข้อมูลทางเทคนิคสำหรับ74HC139 IC เพื่อดูว่ามันเหมาะกับโครงการของฉันหรือไม่และได้พบกับแผนภาพตรรกะต่อไปนี้ซึ่งทำให้ฉันรู้สึกแปลก ๆ เล็กน้อย:

^{จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab}

สำหรับอินพุต Yn แต่ละตัวจะไม่มีประตูสองประตูหลังจากประตู NAND สามอินพุต ฉันไม่เข้าใจว่าทำไมสิ่งนี้จึงมีความจำเป็นเนื่องจากตรรกะบูลีนธรรมดาบอกเราว่า:

ดังนั้นฉันสมมติว่ามีเหตุผลตามอิเล็กทรอนิกส์บางอย่างว่าทำไมมีอินเวอร์เตอร์สองตัวก่อนที่จะส่งออก? ฉันไม่เคยได้ยินประตูที่เรียกว่าบัฟเฟอร์อินเวอร์ติ้งมาก่อนและสิ่งเหล่านี้ควรแยกวงจรก่อนและหลังอย่างไรก็ตามฉันไม่สามารถเรียกร้องให้เข้าใจการใช้สิ่งนี้ได้ดังนั้นฉันจึงชื่นชมการตรัสรู้ใด ๆ !

สาเหตุที่เป็นไปได้:

1. โหลดบาลานซ์
   • คนขับรถของ A มีจำนวนที่ไม่รู้จักในการขับออก พัดออกภายในวงจรและกาฝากที่เจือจางสามารถคำนวณได้สำหรับวงจรเฉพาะ แต่เราไม่ทราบว่ามีวงจรอื่น ๆ ที่เชื่อมต่อไดรเวอร์ โดยพื้นฐานแล้วอินเวอร์เตอร์จะถูกใช้เป็นบัฟเฟอร์เทียบเท่า และช่วยจัดการพยาธิ
2. เวลาและกระแสรวมทั้งหมด
   • เพื่อลดความผิดพลาดในการเปลี่ยนแปลงอินเวอร์เตอร์สถานะที่สองสามารถปรับขนาดสำหรับสวิตช์การเปลี่ยนที่เร็วขึ้น การทำเช่นนี้ทำให้การอัพเดตอินพุต NAND ของเกตส์ใกล้เคียงกัน ด้วยอินพุตที่เปลี่ยนแปลงน้อยลงเป็นระยะ ๆ สามารถประหยัดพลังงานและลดความผิดพลาดในการเปลี่ยนแปลงได้
3. การเพิ่มสัญญาณและกำลัง
   • ให้บอกว่า VDD = 1.2V แต่อินพุตคือ 0.9V อินพุตยังคงเป็นตรรกะ 1 แต่ถือว่าอ่อนแอซึ่งทำให้การสลับช้าลงและเผาผลาญพลังงานมากขึ้น อินเวอร์เตอร์ตัวแรกสามารถปรับขนาดให้รองรับการเปลี่ยนได้ดีขึ้นทำให้แรงดันไฟฟ้าสามารถคาดการณ์ได้มากขึ้นสำหรับการออกแบบที่เหลือ
   • นอกจากนี้ยังมีความเป็นไปได้ของการเปลี่ยนแปลงในแรงดัน ในกรณีนี้อินเวอร์เตอร์ในสถานะแรกสามารถทำหน้าที่เป็นขั้นตอนลงเช่น 5V อินพุตโดเมนไปยังโดเมน 2V
4. การรวมกันดังกล่าวข้างต้น

เวลาที่ต้องใช้เกตเพื่อสลับขึ้นอยู่กับปริมาณของโหลด capacitive ที่จะต้องขับขนาดของทรานซิสเตอร์และจำนวนทรานซิสเตอร์ในซีรีย์ อินเวอร์เตอร์ประกอบด้วยหนึ่ง NFET (N-channel Field Effect Transistor) และหนึ่ง PFET (P-channel FET); เกต NAND สามอินพุตมี PFET สามตัวในแบบขนานและสาม NFETs ในซีรีส์ เพื่อให้ประตู NAND แบบ 3 อินพุทสามารถสลับเอาต์พุตต่ำอย่างเร็วที่สุดเท่าที่จะทำได้อินเวอร์เตอร์แต่ละ NFET ทั้งสามจะต้องมีขนาดใหญ่เป็นสามเท่าของอินเวอร์เตอร์เดียว

สำหรับชิปขนาดเล็กเช่นอันนี้ทรานซิสเตอร์เพียงตัวเดียวที่ต้องขับเคลื่อนการโหลดที่สำคัญใด ๆ คือตัวที่เชื่อมต่อกับขาออก การใช้เอาต์พุตสี่ตัวที่ขับเคลื่อนโดยอินเวอร์เตอร์จำเป็นต้องมี PFET ขนาดใหญ่สี่ตัวและ NFET ขนาดใหญ่สี่ตัวรวมทั้งตัวเล็ก ๆ หากหนึ่งกำหนด NFETs พื้นที่ "1" PFET อาจจะมีพื้นที่ประมาณ 1.5 (วัสดุ P-channel ไม่ทำงานเช่นเดียวกับ N-channel) สำหรับพื้นที่ทั้งหมดประมาณ 10 ถ้า เอาท์พุทถูกขับเคลื่อนโดยตรงจากประตู NAND มันจะต้องใช้สิบ PFETs ขนาดใหญ่สิบสอง (พื้นที่รวม 18) และสิบสองNFETs ขนาดใหญ่ (พื้นที่รวม 36, รวมพื้นที่ประมาณ 54 เพิ่ม 20 NFETs เล็ก ๆ น้อย ๆ และ 20 PFETs เล็ก ๆ น้อย ๆ สำหรับ NAND และ 8 ตัวสำหรับอินเวอร์เตอร์] วงจรจะลดพื้นที่ที่ใช้โดยทรานซิสเตอร์ขนาดใหญ่ 44 ตัว - มากกว่า 80%!

แม้ว่าจะมีบางครั้งที่ขาออกจะถูกขับโดยตรงโดย "ลอจิกเกต" นอกเหนือจากอินเวอร์เตอร์การขับเอาต์พุตในแบบนี้จะเพิ่มพื้นที่ที่จำเป็นสำหรับทรานซิสเตอร์เอาต์พุตอย่างมาก โดยทั่วไปแล้วจะคุ้มค่าในกรณีที่อุปกรณ์เช่นมีอินพุตแหล่งจ่ายไฟสองตัวเท่านั้นและจะต้องสามารถขับเอาต์พุตที่ต่ำได้แม้จะมีแหล่งจ่ายไฟเพียงแหล่งเดียวเท่านั้น

หากประตู NAND ทำในลักษณะที่ชัดเจน (ทรานซิสเตอร์ขนานกับ GND สามชุดและทรานซิสเตอร์สามชุดเป็น Vdd) จากนั้นจะมีความสามารถของแหล่งกำเนิดต่ำการเปลี่ยนจะไม่คมชัดและเวลาหน่วงจะขึ้นอยู่กับปริมาณของโหลด การเพิ่มบัฟเฟอร์ (หรือสองเพื่อคืนค่าตรรกะ) ล้างปัญหาเหล่านั้นทั้งหมด

นี่คือสิ่งที่อินเวอร์เตอร์ unbuffered ทั่วไป(แผนผังเช่นนี้) ...

.. ฟังก์ชันการถ่ายโอน (เอาต์พุตกับอินพุตที่แสดงบนบรรทัด (1)) ดูเหมือนว่า:

ด้วยบัฟเฟอร์บรรทัด (1) จะเข้าใกล้รูปร่างสี่เหลี่ยมมากขึ้น (บรรทัดที่สองคือกระแสที่วาดขึ้น)

นี่มันงี่เง่าถ้าคุณแค่พยายามสื่อสารตรรกะของชิป อาจถูกวาดด้วยวิธีนี้เนื่องจากภายในมีบางช่วงบัฟเฟอร์ ประตูภายในอาจมีขนาดเล็กมากและมีความสามารถในการขับเคลื่อนน้อย สัญญาณที่ออกไปข้างนอกจะต้องผ่านบัฟเฟอร์ที่สามารถให้แหล่งและจมมากขึ้นในปัจจุบัน ยังไงก็เถอะรายละเอียดการใช้งานนี้ได้ทำให้มันเป็นคำอธิบายตรรกะที่มันไม่ได้ ตรรกะจะเหมือนกันถ้าอินเวอร์เตอร์สองตัวในซีรีย์ถูกแทนที่ด้วยสาย จากนั้นควรมีความเร็วโดยรวมและข้อมูลจำเพาะไดรฟ์ปัจจุบันสำหรับเอาต์พุต คุณสามารถมองเห็นประตูช้ากว่าและประตู NAND ที่ทรงพลังกว่าได้

ขณะนี้อาจดูเหมือนไม่มีจุดหมายที่จะทำมันมีการใช้งานจริง สิ่งนี้จะเพิ่มสัญญาณเอาท์พุทที่อ่อนแอ ระดับจะไม่เปลี่ยนแปลง แต่ความสามารถในการจัดหาหรือการจมในปัจจุบันของอินเวอร์เตอร์สุดท้ายพร้อมใช้งานเพื่อขับเคลื่อนความต้านทานโหลดหากจำเป็น

ในอดีตการจัดการดังกล่าวใช้สำหรับการล่าช้า