คำถามติดแท็ก digital-logic

ความแตกต่างระหว่างสลักและฟล็อปฟลิปคืออะไร สิ่งที่ฉันคิดคือกลอนนั้นเปรียบได้กับฟลิปฟล็อปเนื่องจากมันใช้เพื่อเก็บบิตและก็เท่ากับรีจิสเตอร์ที่ใช้ในการเก็บข้อมูล แต่หลังจากอ่านบทความบนอินเทอร์เน็ตฉันพบความแตกต่างระหว่างแลตช์และฟลิปฟลอปจากการทำงานของขอบที่เรียกและการทำงานที่ละเอียดอ่อนระดับ? นั่นหมายความว่าอย่างไร? ฟลิปฟล็อปเหมือนกับสลักหรือไม่?

51 digital-logic  flipflop  latch 

การประชุม? ง่ายต่อการใช้งานหรือไม่ เหตุผลอื่น ๆ? มีเหตุผลบางอย่างเช่น MCLR หรือ RESET บนตัวควบคุมไมโครคอนโทรลเลอร์ต่ำหรือไม่นั่นคือคุณต้องดึงมันลงมาเพื่อรีเซ็ต IC และดึงขึ้นมาเพื่อ "เรียกใช้" IC ฉันแค่อยากรู้อยากเห็นเพราะสิ่งนี้ทำให้ฉันมีปัญหาบางอย่าง ถ้ามันใช้งานได้สูงฉันสามารถหลีกเลี่ยงตัวเก็บประจุบน MCLR ที่จำเป็นในบางกรณีและจัดการกับตัวต้านทานแบบดึงลง ดูเหมือนว่าจะเพิ่มความซับซ้อนเท่านั้น

40 microcontroller  digital-logic  level 

ในทางทฤษฎีแล้วมันจะเป็นไปได้หรือไม่ที่จะเพิ่มความเร็วตัวประมวลผลที่ทันสมัยถ้ามีใครจะใช้เลขคณิตสัญญาณอะนาล็อก (ในราคาที่ถูกต้องและแม่นยำ) แทนที่จะเป็นดิจิตอล FPUs (CPU -> DAC -> อนาล็อก FPU -> ADC -> CPU) การแบ่งสัญญาณอะนาล็อกเป็นไปได้หรือไม่ (เนื่องจากการคูณ FPU มักใช้เวลาหนึ่งรอบ CPU ต่อไป)

36 digital-logic  analog  signal-processing  computer-architecture  floating-point 

ฉันถูกมองที่ Arduino Uno ของฉันและฉันสังเกตเห็นสัญลักษณ์ว่าด้วยหมุดดิจิตอล11, 10, 9, 6, และ5 3สิ่งเหล่านี้หมายความว่าอย่างไร สิ่งนี้ส่งผลกระทบต่อวิธีการทำงานหรือไม่? ฉันไม่สามารถใช้พินเหล่านี้ในบางสถานการณ์ได้หรือไม่?

32 arduino  pins  pwm  digital-logic 

ซีรีย์ 74HC สามารถทำอะไรได้บ้างเช่น 20MHz ขณะที่ 74AUC สามารถทำอะไรบางอย่างเช่น 600MHz ได้ สิ่งที่ฉันสงสัยคือสิ่งที่กำหนดข้อ จำกัด เหล่านี้ ทำไม 74HC ไม่สามารถทำมากกว่า 16-20MHz ในขณะที่ 74AUC สามารถทำได้และทำไมถึงไม่สามารถทำได้มากกว่านี้? ในกรณีหลังนั้นจะต้องทำอย่างไรกับระยะทางและตัวนำทางกายภาพ (เช่นความจุและการเหนี่ยวนำ) เทียบกับความแน่นของซีพียูไอซีที่บรรจุอยู่?

29 digital-logic  cpu 

ฉันต้องการวิธีที่จะกลับด้านสัญญาณดิจิตอลเช่นถ้าอินพุทสูงฉันต้องการเอาท์พุทต่ำและถ้าอินพุทต่ำฉันต้องการเอาท์พุทสูง ฉันคิดว่านี่สามารถทำได้ด้วยทรานซิสเตอร์ PNP เดียว แต่ต้องการยืนยันว่าที่นี่ แรงดันไฟฟ้าที่ฉันจัดการอยู่นั้นน้อยกว่า 5V

29 transistors  digital-logic 

ฉันเพิ่งได้ดูเอกสารข้อมูลทางเทคนิคสำหรับ74HC139 IC เพื่อดูว่ามันเหมาะกับโครงการของฉันหรือไม่และได้พบกับแผนภาพตรรกะต่อไปนี้ซึ่งทำให้ฉันรู้สึกแปลก ๆ เล็กน้อย: จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab สำหรับอินพุต Yn แต่ละตัวจะไม่มีประตูสองประตูหลังจากประตู NAND สามอินพุต ฉันไม่เข้าใจว่าทำไมสิ่งนี้จึงมีความจำเป็นเนื่องจากตรรกะบูลีนธรรมดาบอกเราว่า: A¯¯¯¯¯¯¯¯≡A∀A∈{TRUE,FALSE}A¯¯≡A∀A∈{TRUE,FALSE}\overline{\overline{A}}\equiv A\qquad \forall A \in \{\text{TRUE}, \text{FALSE}\} ดังนั้นฉันสมมติว่ามีเหตุผลตามอิเล็กทรอนิกส์บางอย่างว่าทำไมมีอินเวอร์เตอร์สองตัวก่อนที่จะส่งออก? ฉันไม่เคยได้ยินประตูที่เรียกว่าบัฟเฟอร์อินเวอร์ติ้งมาก่อนและสิ่งเหล่านี้ควรแยกวงจรก่อนและหลังอย่างไรก็ตามฉันไม่สามารถเรียกร้องให้เข้าใจการใช้สิ่งนี้ได้ดังนั้นฉันจึงชื่นชมการตรัสรู้ใด ๆ !

28 digital-logic  integrated-circuit  inverter 

คอมพิวเตอร์คำนวณค่าบาปอย่างไร เมื่อฉันคิดเกี่ยวกับมันวิธีเดียวที่ชัดเจนคือการใส่ค่าบาปจำนวนมากในความทรงจำและเมื่อค่าความบาปต้อง "คำนวณ" มันจะดึงข้อมูลจากที่อยู่หน่วยความจำเฉพาะ (เช่น sin (x) ดึงข้อมูลจากที่อยู่หน่วยความจำที่มีค่าของบาป (x) ที่ดูเหมือนเป็นวิธีเดียวที่จะทำได้ หรือมีฟังก์ชั่นที่สามารถใช้คำนวณบาปของค่าได้หรือไม่? ฉันพยายามถามว่าคอมพิวเตอร์คำนวณบาปในระดับฐานได้อย่างไร มีวิธีประมาณค่าบาปโดยใช้ฟังก์ชันที่แตกต่างกันซึ่งประกอบด้วยการดำเนินการ "พื้นฐาน" มากกว่าและ ALU จะสามารถดำเนินการ "พื้นฐาน" หลายอย่างเพื่อประมาณค่าบาปหรือเป็นเพียงการดึงค่าจากหน่วยความจำหรือไม่?

28 digital-logic  computers  math  alu 

ฉันเพิ่งเริ่มเรียนวิศวกรรมคอมพิวเตอร์และฉันมีข้อสงสัยเกี่ยวกับพฤติกรรมของประตู XOR ฉันฉายวงจรกับ Logisim ซึ่ง XOR นั้นมีพฤติกรรมแตกต่างจากสิ่งที่ฉันได้เรียนรู้ สำหรับฉันมันควรทำตัวเป็นประตูพาริตี้ให้ผลผลิตสูงเมื่อใดก็ตามที่อินพุตได้รับชุดค่าผสมที่แปลก อย่างไรก็ตามมันไม่ได้มีไว้สำหรับอินพุตมากกว่าสองรายการ มันควรทำอย่างไร? ฉันยังอ่านในหนังสือเล่มที่ประตูแฮคเกอร์ไม่ได้ผลิตด้วยอินพุตมากกว่าสองช่อง ถูกต้องไหม ทำไม?

27 digital-logic 

ดังนั้นเราจึงมีและไม่ใช่, NAND, NOR หรือประตู แต่พวกเขาสร้างทางอิเล็กทรอนิกส์ / ไฟฟ้าอย่างไร ตัวอย่างเช่นอะไรที่ทำให้เกตไม่ย้อนกลับของค่า?

27 transistors  digital-logic 

ฉันได้ยินมาว่าบางครั้งก็แนะนำให้ "ชะลอ" สายดิจิตอลโดยใส่ตัวต้านทานลงไปสมมติว่าตัวต้านทาน 100 ohm ระหว่างเอาท์พุทของหนึ่งชิปและอินพุตของชิปอื่น (สมมติว่าตรรกะ CMOS มาตรฐานสมมติว่า อัตราการส่งสัญญาณค่อนข้างช้าพูด 1-10 MHz) ประโยชน์ที่อธิบายไว้นั้นรวมถึง EMI ที่ลดลง, crosstalk ลดลงระหว่างเส้น, และลดการตีกลับของพื้นดินหรือแรงดันไฟฟ้าที่จ่ายลดลง สิ่งที่ทำให้งงเกี่ยวกับเรื่องนี้คือปริมาณพลังงานทั้งหมดที่ใช้ในการเปลี่ยนอินพุตดูเหมือนจะสูงขึ้นเล็กน้อยหากมีตัวต้านทาน อินพุตของชิปที่ขับเคลื่อนนั้นเทียบเท่ากับตัวเก็บประจุ 3-5 pF (มากกว่าหรือน้อยกว่า) และการชาร์จที่ผ่านตัวต้านทานจะใช้พลังงานทั้งสองที่เก็บไว้ในอินพุตความจุ (5 pF * (3 V) 2 ) และพลังงานที่กระจายไปในตัวต้านทานในช่วงเปลี่ยน (สมมติว่า 10 NS * (3 V) 2 /100 โอห์ม) การคำนวณด้านหลังของซองจดหมายแสดงให้เห็นว่าพลังงานที่กระจายในตัวต้านทานเป็นลำดับความสำคัญมากกว่าพลังงานที่เก็บไว้ในความจุอินพุต การขับสัญญาณยากขึ้นลดเสียงได้อย่างไร?

26 digital-logic  noise  emc 

ทำไมตรรกะ PMOS / NMOS แบบเก่าจึงจำเป็นต้องใช้แรงดันไฟฟ้าหลายอย่างเช่น +5, -5, และ +12 volts ตัวอย่างเช่นโปรเซสเซอร์ Intel 8080, DRAM เก่าและอื่น ๆ ฉันสนใจสาเหตุของระดับกายภาพ / เลย์เอาต์ จุดประสงค์ของแรงดันไฟฟ้าเพิ่มเติมเหล่านี้คืออะไร? ใช่คำถามนี้เกี่ยวกับสิ่งต่าง ๆ ที่ใช้มา 35 ปีแล้ว

26 voltage  digital-logic  nmos  pmos  history 

ล็อคแล้ว คำถามและคำตอบนี้ถูกล็อคเนื่องจากคำถามอยู่นอกหัวข้อ แต่มีความสำคัญทางประวัติศาสตร์ ขณะนี้ไม่ยอมรับคำตอบหรือการโต้ตอบใหม่ ใครสามารถแนะนำเครื่องวิเคราะห์ตรรกะแบบ DIY ราคาถูกได้หรือไม่ ส่วนใหญ่จะเป็นการดีบั๊กโปรโตคอลอนุกรม (SPI, I2C, RS232) ที่แรงดันไฟฟ้าต่ำ

26 digital-logic  logic-analyzer  equipment 

ดูเหมือนจะมีคำจำกัดความที่แตกต่างกันหลายประการของ flip-flop และสลักออกมาซึ่งบางอันก็ขัดแย้งกัน หนังสือวิทยาศาสตร์คอมพิวเตอร์สำหรับหลักสูตรที่ฉันสอนอาจเป็นเรื่องที่สับสนมากที่สุด (อันที่จริงฉันมีความเชื่อน้อยในหนังสือเพราะมันผิดธรรมดาในหลาย ๆ ที่) ฉันพอใจกับการทำงานของสลัก (SR, gated SR, gated D) และความแตกต่างระหว่างระดับที่เรียกใช้และอุปกรณ์ที่ถูกเรียกใช้ขอบอย่างน้อยก็ในแง่ของประตูตรรกะและไดอะแกรมเวลา อย่างไรก็ตามฉันยังคงมองหาคำจำกัดความสั้น ๆ ของ flip flop และสลัก นี่คือสิ่งที่ฉันเชื่อว่า: “ ฟลิปฟล็อปเป็นอุปกรณ์ที่มีความเสถียรสูงที่สามารถเรียกเก็บได้ 1 บิต” “ สลักเป็นระดับที่เรียกอุปกรณ์ bi-stable ที่สามารถเก็บ 1 บิต” ฉันได้ดูที่โพสต์ก่อนหน้าในเว็บไซต์นี้เกี่ยวกับเรื่องนี้และในฐานะที่เป็น enlightening เหมือนพวกเขาฉันยังคงมองหาบางสิ่งที่ชัดเจน ความเข้าใจปัจจุบันของฉันที่ฉันต้องการตรวจสอบอยู่ในแผนภาพด้านล่าง ... เคียงข้างกันคือสิ่งที่ฉันเข้าใจว่าการใช้งานสองระดับของทริกเกอร์ระดับ gated D latch ด้านล่างนี้เป็นตัวตรวจจับขอบบวกในช่วงเวลาสั้น ๆ เมื่อไม่ได้ตอบกลับไปยังอินพุตของการเปลี่ยนแปลงจากต่ำไปสูงคือขอบที่เพิ่มขึ้น (สีแดงคือ 1 สีน้ำเงินคือ 0) ในแผนภาพล่าสุดตัวตรวจจับขอบได้รับการติดตั้งเข้ากับสลัก D วันที่และนี่คือสิ่งที่ทำให้มันเป็นฟลิปฟล็อป …

25 digital-logic  circuit-analysis  memory  flipflop  latch 

มองไปที่แผ่นข้อมูลสำหรับ MC74VHC1G08ภายใต้คุณลักษณะChip Complexity: FETs = 62ส่วนมันฯ เหตุใด IC นี้จึงต้องการทรานซิสเตอร์ 62 ตัวในขณะที่ประตู AND สามารถสร้างได้ด้วยทรานซิสเตอร์เพียง 6 ตัว ทรานซิสเตอร์อื่น ๆ 56 ตัวที่ใช้ทำอะไร ฉันเดาว่าจะเป็นวงจรป้องกันบางอย่าง แต่ฉันไม่แน่ใจ

24 digital-logic  integrated-circuit  logic-gates  fet