ทำไมตัวเก็บประจุมากเกินไปในแบบคู่ขนานสำหรับ Vdd supply net? เราไม่สามารถเพิ่มทั้งหมดเพื่อแทนที่ด้วยตัวเก็บประจุขนาดใหญ่เพียงตัวเดียวได้หรือไม่


12

นี่คือแผนผังของตัวควบคุมพลังงาน IC และตัวกรองของ Basys-2 มันเป็นเพียงตัวอย่าง แต่สิ่งนี้ค่อนข้างคล้ายกับการออกแบบหลายอย่างที่ฉันเคยเห็น

ทำไมจึงมีตัวเก็บประจุจำนวนมากเพิ่มขึ้นในแบบคู่ขนานมากกว่าตัวเก็บประจุขนาดใหญ่เพียงตัวเดียว? ใครสามารถให้ข้อดีและข้อเสียของฉันในการเพิ่มตัวเก็บประจุจำนวนมากในแบบคู่ขนานแทนที่จะเป็นตัวเก็บประจุขนาดใหญ่หนึ่งตัวสำหรับแต่ละเครือข่ายซัพพลาย

ป้อนคำอธิบายรูปภาพที่นี่


นักออกแบบวางแผนที่จะค้นหาตัวเก็บประจุการกรองเหล่านี้ให้ใกล้กับไอซีที่รับซัพพลายหรือไม่?
dr3patel

1
เอกสารข้อมูลทางเทคนิคส่วนใหญ่แนะนำให้ใช้หนึ่งพินต่อพินกำลังของอุปกรณ์
Connor Wolf

13
สิ่งที่เป็นวิธีการแสดงขยะหมวก decoupling ...
แมตต์หนุ่ม

สิ่งที่ @MattYoung พูดว่า ...
bitsmack

2
มันได้กลายเป็นเรื่องปกติในการออกแบบแผ่นหลายแผ่นขนาดใหญ่ที่มี SOC ขนาดใหญ่หนึ่งชิ้นเป็นส่วนประกอบหลัก Protel (Altium) ทำสิ่งนี้บอกว่านักออกแบบจีนกับฉัน ในเรื่องของ OP ความเร็วของแสงนั้นช้าเกินไปที่จะใส่ประจุในที่เดียว เพื่อให้สัญญาณดิจิตอลคมชัดในปัจจุบันคุณวางแคปให้ใกล้ที่สุดเท่าที่จะเป็นไปได้ในทุกที่ที่เกิดการสลับ
C. Towne Springer

คำตอบ:


13

หมวกตั้งอยู่ใกล้กับ IC ดิจิตอลแต่ละตัวหรือชุดเล็ก ๆ ของไอซีดังกล่าวเพื่อทำหน้าที่เป็นแหล่งกักเก็บในท้องถิ่นเพื่อให้ความต้องการกระแสไอซีที่ผันผวนเปลี่ยนแปลงอย่างรวดเร็ว สิ่งนี้จะช่วยป้องกันกระแสที่ผันผวนอย่างรวดเร็วจากการก่อให้เกิดแรงดันไฟฟ้าที่ผันผวนบนสายลวดที่ยาวขึ้น (ร่องรอยของ PCB) และอาจรบกวนชิปอื่น ๆ ที่เชื่อมต่อกับสายจ่ายเหล่านั้น

ในบางกรณีคุณจะเห็นฝาปิดขนาดใหญ่ขนานกับฝาเล็ก ๆ อยู่ข้างๆ ฝาปิดขนาดใหญ่ให้อ่างเก็บน้ำขนาดใหญ่ แต่มีความต้านทานภายในที่สำคัญดังนั้นจึงไม่ตอบสนองเร็วที่สุดเท่าที่ฝาขนาดเล็กสามารถทำได้ ดังนั้นทั้งสองแคปสามารถตอบสนองได้อย่างรวดเร็วและเตรียมอ่างเก็บน้ำขนาดใหญ่ไว้ด้วยกัน

ตัวเก็บประจุที่แท้จริงมีทั้งความต้านทานภายในและการเหนี่ยวนำแบบอนุกรมด้วยความจุ "อุดมคติ" ผลกระทบมีขนาดใหญ่ขึ้นด้วยตัวเก็บประจุที่มีขนาดใหญ่ขึ้นและแตกต่างกันไปตามวัสดุตัวเก็บประจุและการก่อสร้าง สำหรับการสนทนาในปัจจุบันลักษณะที่ไม่เหมาะทั้งสองนี้ทำหน้าที่ชะลอความเร็วที่ตัวเก็บประจุสามารถตอบสนองได้

การสนทนาที่ดีสามารถพบได้ที่นี่: http://www.analog.com/library/analogdialogue/anniversary/21.html

บทความเพิ่มเติมเกี่ยวกับรูปแบบกระดานสำหรับดิจิตอลความเร็วสูง: http://www.ti.com/lit/an/scaa082/scaa082.pdf


22

หมวกเหล่านี้ใช้เป็นตัวเก็บประจุ แม้ว่าพวกเขาจะดูเหมือนว่าพวกเขาทั้งหมดอยู่ติดกันพวกเขาจะตั้งอยู่ (มักเป็นคู่) บนแผงวงจรถัดจากหมุดพลังงานของ IC ดิจิตอล

ซึ่งแตกต่างจากวงจรอะนาล็อกวงจรดิจิตอลใช้พลังงานในระยะสั้นเร็วระเบิด ร่องรอยหรือสายไฟทั้งหมดมีการเหนี่ยวนำบางอย่างซึ่งป้องกันไม่ให้กระแสเปลี่ยนแปลงได้เร็วเท่าที่ IC ต้องการ สิ่งนี้ทำให้เกิดปัญหาสองประการ: แรงดันไฟฟ้ามีความผันผวนที่ขาอินพุตและกระแสที่เปลี่ยนแปลงอย่างรวดเร็วทำให้เกิดร่องรอยของเสียงไฟฟ้า

ตัวเก็บประจุตัวแยกสัญญาณให้สองหน้าที่หลัก:

  1. ฟังก์ชั่นแรกคือการป้องกันปัญหาทั้งสองนี้ มันทำหน้าที่เป็นบัฟเฟอร์พลังงานขนาดเล็กที่ IC และสามารถจัดเตรียมกระแสที่ผันผวนอย่างรวดเร็วที่จำเป็น เนื่องจากตั้งอยู่ติดกับ IC จึงไม่มีร่องรอยระยะไกลที่จะทำหน้าที่เป็นเครื่องกำเนิดเสียง

  2. ฟังก์ชั่นที่สองคือทำหน้าที่เป็นตัวกรองลดเสียงรบกวนที่เห็นจากด้านนอกของชิป นี่คือที่มาของตัวเก็บประจุหลายค่าที่เข้ามาเล่น ตัวเก็บประจุมีการเหนี่ยวนำกาฝากขนาดเล็กเช่นกัน ตัวเก็บประจุแต่ละตัวที่คุณเพิ่มจะสร้างตัวกรอง LC แต่ละค่าตัวเก็บประจุที่แตกต่างกันรวมกับการเหนี่ยวนำกาฝากกรองช่วงความถี่ที่แตกต่างกัน เป็นเรื่องปกติที่จะเห็น 100pF ติดกับฝา 0.1uF ที่แต่ละขา ชุดค่าผสมนี้มีแบนด์วิดท์การกรองที่ดี

ดังนั้นแม้ว่าคุณจะสามารถใช้ตัวเก็บประจุขนาดใหญ่เพียงตัวเดียวเพื่อให้เหมาะกับความจุบัสขนาดเล็ก แต่คุณก็จะเสียประโยชน์จากการแยกตัว


7

FPGA นี้ครอบคลุมความถี่ที่หลากหลายในช่วง 500KHz ถึง 500MHz ดังนั้นเพื่อรักษาความต้านทานของแหล่งจ่ายไฟให้คงที่จาก msec ถึง nsec จึงใช้ตัวเก็บประจุแบบคู่ขนานที่มีค่าต่างกันในการผสมที่เหมาะสม ค่าที่ไม่สำคัญมากและมักจะอยู่ในช่วง0.001μFถึง4.7μF แต่การรวมกันของค่าช่วยให้อิมพีแดนซ์ต่ำและเพื่อหลีกเลี่ยงการสั่นพ้อง (ค่าต่อทศวรรษเป็นต้น) ตัวเก็บประจุความถี่ต่ำ ( ด้วย ESR ที่สูงกว่า) และพวกเขามีประสิทธิภาพที่ดีในช่วงความถี่ที่กว้างขึ้นดังนั้นจึงไม่จำเป็นต้องมีการผสมผสานใด ๆ ค่าทั่วไปจาก470μFถึง1000μF

ดังนั้นจึงเป็นเรื่องปกติที่จะเห็นตัวเก็บประจุ 50 ตัวใน footprint ของ FPGA หรือรอบ ๆ เช่น1x680μF, 7x2.2μF, 13x0.47μFและ26x0.047μF

สำหรับการอ่านเพิ่มเติมฉันสามารถแนะนำคนนี้

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.