รายการของส่วนต่อท้ายของไฟล์ Xilinx (สำหรับ ISE)

ฉันขอ Xilinx สำหรับรายการดังกล่าว แต่พวกเขาไม่มีรายการที่สมบูรณ์ ฉันต้องการตรวจสอบให้แน่ใจว่าไฟล์อินพุตทั้งหมดอยู่ในการควบคุมแหล่งที่มาและไฟล์เอาต์พุตทั้งหมดไม่ได้ นี่คือด้วย 13.1-13.2 กับ ISE และ PlanAhead

บางส่วนของข้อมูลที่พวกเขาได้ให้เป็นรายการของ PAR ไฟล์ Output และ ISE ออกแบบ Suite แฟ้มในบรรทัดคำสั่งเครื่องมือผู้ใช้คู่มือที่มายื่นรายชื่อจากที่นี่

แก้ไข 19 ส.ค. 2011: กล่าวถึง 13.2 และ PlanAhead แก้ไข 7 ก.ย. 2554: ลบการอ้างอิง EDK เนื่องจากบางคำตอบ

คำตอบด่วน: ไม่มีรายการดังกล่าวอยู่ทุกที่

คำตอบยาว ๆ : ฉันบอกคุณได้ แต่แล้วฉันก็คิดผิด ฉันใช้เครื่องมือ Xilinx มานานกว่า 15 ปีและทุกครั้งที่พวกเขาออกมาพร้อมกับเวอร์ชั่นใหม่ (หรือแม้แต่เซอร์วิสแพ็คใหม่) สิ่งต่าง ๆ ก็เปลี่ยนไป บางครั้งแม้แต่การเปลี่ยนตัวเลือก XST / MAP / PAR ที่หลากหลายจะทำให้ไฟล์ใหม่ถูกสร้างขึ้น ดังนั้นแม้ว่าฉันจะให้รายการคุณมันอาจจะล้าสมัยหรือผิดไป

ฉันได้สร้าง makefiles ของตัวเองเพื่อสร้าง FPGA ของฉัน (ฉันไม่ได้ใช้สภาพแวดล้อม GUI ของ ISE) และเป็นเอกสารที่ดีว่าไฟล์อินพุตไปยังเครื่องมือต่างๆคืออะไร (XST, MAP, ฯลฯ ) ไม่จำเป็นต้องใช้ทุกอย่างและไม่จำเป็นต้องตรวจสอบในระบบควบคุมแหล่งที่มา makefiles ของฉันมีตัวเลือก "make clean" ซึ่งจะลบไฟล์พิเศษทั้งหมด ดังนั้นเมื่อ Xilinx ออกรุ่นใหม่ฉันก็คอมไพล์ใหม่และ "ทำความสะอาด" ไฟล์ใด ๆ ที่ยังคงอยู่ (และไม่ชัดว่าจำเป็นต้องมี) ถือว่าเป็นไฟล์ขยะและฉันจะเพิ่มไฟล์เหล่านั้นลงในรายการ "ทำความสะอาด" เพื่อลบ

นี่คือจุดเริ่มต้นของวิกิชุมชนสำหรับคำต่อท้าย ฉันเห็นด้วยกับ @David Kessner Xilinx ยังมีรายการนี้จากเอกสารเครื่องมือบรรทัดคำสั่งและเผยแพร่รายการที่นี่และที่นี่ (สำหรับซอฟต์แวร์รุ่นหูฟัง)

File Suffix,Input or output,description
asy,output,symbol file
awc,,
bat,input,batch file. Some are generated by PlanAhead
bgn,,bitgen report file
bin,,
bit,output,FPGA bitstream
blc,output,NGCBuild report file
bld,output,build report from NGDBuild
bmm,,blockram files
bsb,,
cdc,input,ChipScope file 
cel,,
cfi,input and output,provides info to Support for Platform Flash PROM Design Revisioning
cgc,,ChipScope file
cgp,,Coregen project file
cmd,,
cmd_log,output,log file
cpj,,
css,output,HTML file
csv,output,pin list
ctj,,trigger file for ChipScope
dat,,
data,,
dbg
do,input,simulation script
drc,output,design rule check
edf,output,EDIF netlist
edif,,see edf
edn,,an EDIF file suffix
f,,used for functional simulation
filter,,used in ISE to filter messages
gise,output,"contain generated data, such as process status" per http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ise_c_understanding_ise_project.htm
hdx,,used in PlanAhead for partitions
html,,report file
ipf,input,impact (programmer) project
isc,output,Configuration data in IEEE 1532 format.
jobs,,
js,output,JavaScript for some HTML report
lfp,,
ll,output, Readback information; created by bitgen
log,output,log file
lso,input,library search order input  to XST.
lst,,
make,outout,from EDK tools
map,output,report file
mcs,output,prom file
mhs,,(EDK) Defines system
mrp,output,report file from map
mhs,,(EDK)
mif,input,memory initalization
mpd,,MicroProcessor Definition (EDK)
msd,output,Mask information from bitgen; used for verification
msk,output,mask information from bitgen; related to .bit
ncd,output,Native Circuit Description; after map process; used as bitgen input
ncf,,constraints for a core
new,,
ngc,output,used by NGDbuild
ngc_xst,output,
ngd,output,
ngo,output,intermediate netlist from NGDBuild
ngr,output,RTL schematic generated from XST
nky,,encryption key file, used by bitgen
nlf,output,ASCII NetGen NetGen log file that contains information on the NetGen run
nmc,,physical macros; used by NGDBuild
opt,,EDK generation options
pad,output,list of I/O pads/pins
par,output,Place and route log
pcf,,physical constraints file; used by bitgen
pdf,output,Acrobat document for core
ppr,,PlanAhead project file
prj,input,project file
prm,,PROM file generation control file
prn,output,exported ChipScope .csv file. Often lacks that suffix.
psg,output,PlanAhead strategy file
ptxw,,twx file which project navigator uses for parsing 
pwr,,
pxml,,associated with partitions
rba,output,read back file created by bitgen; binary
rbb,output,read back file created by bitgen; ascii
rbd,output,read back file created by bitgen; data only
rbt,output,bit file in different format
restore,,
rtf,output,Documentation
runs,,directory in PlanAhead
rst,,
scr,,XST synthesis script
sdbl,,
sdbx,,Installation files
sdc,input,timing file [thanks @trondd]
sedif
sh,input,Linux shell script. Some are generated by PlanAhead
srcs,,directory in PlanAhead
srp,output,Synthesis log file
stx,,
sym,output,Core symbol file
tsi,,
txt,output,log file
twr,output,timing report
twx,output,
ucf,input,constraints file
unroutes,output,report file
urf,input,User Rules File; used by NGDBuild
ut,,
v,input or output,Verilog file for code. Output of coregen
vdbl,,
vbdx,,
veo,output,Verilog timing simulation file
vhd,input or output,input source VHDL file; output from Coregen
vho,output,VHDL timing simulation.
wcfg,input,ISim waveform configuration file
xaw,output,generated by Coregen
xbcd,,    
xco,,use by Coregen to regenerate cores. Contains core's parameters
xdc,,
xdl,,
xise,,created by coregen
xlsx,,some report
xml,,some are output reports
xmp,,(EDK)
xmsgs,output,log file
xpa,,
xpe,,
xpi,,
xreport,output,report file
xrpt,output,report file, others are inputs to PlanAhead
xsf,,symbol file for Mentor
xst,output,associated with HTML file?
xsl,,
xst,,
unroutes,output,report file
wbd,output,Waveform Database
wxbt,,
y,,

ฉันได้สร้างโครงการบน Github ชื่อว่าX-MimeTypesซึ่งมีจุดประสงค์เพื่อให้พื้นฐานที่ชุมชนสามารถใช้งานได้ในครั้งเดียวและเพื่อสร้างฐานความรู้ที่เหมาะสมเกี่ยวกับประเภทไฟล์ที่ใช้ในอุตสาหกรรม EDA

วิธีการนี้มีข้อดีมากกว่าเพียงแค่การแสดงรายการไฟล์ที่รู้จักทั้งหมดในรายการตามที่ทำไว้ในคำตอบก่อนหน้านี้:

• มันอยู่ใน Github ดังนั้นมันจึงเปิดและรุ่นที่ควบคุมเพื่อให้คุณสามารถดูประวัติเต็ม

• รูปแบบที่ใช้ตรงกับฐานข้อมูล OpenDesktop mimetype มีข้อดีหลายประการในการใช้วิธีนี้

  • มันได้รับการพิสูจน์แล้ว
  • มันสามารถขยายได้ ส่วนขยายปัจจุบันอนุญาตให้ทำเครื่องหมายแต่ละประเภทว่าถูกสร้างขึ้นหรือไม่ มีประโยชน์มากสำหรับการควบคุมเวอร์ชันและการดำเนินการล้างข้อมูลเป็นต้น
  • บน Linux คุณสามารถเพิ่มไฟล์นี้ลงในฐานข้อมูล mime ของระบบและโปรแกรมทั้งหมดจะรับรู้ประเภทในไฟล์
  • รองรับความสามารถในการจำแนกไฟล์โดยใช้เวทเฮดเดอร์เป็นต้นตัวอย่างของสิ่งที่จำเป็นคือไฟล์กำหนดค่าไบนารี Xilinx ซึ่งลงท้ายด้วย *. bin ฐานข้อมูลชนิด mime มาตรฐานกำหนดไฟล์. bin เป็นapplication / octet-streamดังนั้นมันจะถูกจัดการเป็นไฟล์ไบนารีปกติและจะไม่ถูกหยิบขึ้นมาเป็นไฟล์การกำหนดค่าไบนารี Xilinx ข้อมูลจำเพาะชนิด mime สามารถแก้ไขปัญหานี้ได้อย่างง่ายดายโดยใช้ส่วนหัวเวทย์มนตร์ ดังนั้นคำนิยาม mimetype ที่ถูกต้องที่เป็นไปได้สำหรับไฟล์ Xilinx .bin คือ:

  <mime-type type="application/vnd.xilinx.bitgen.binary_configuration_file">
    <comment xml:lang="en">Xilinx Binary Configuration File</comment>
    <glob pattern="*.bin"/>
    <magic priority="60">
      <match type="string" value="\xff\xff\xff\xff" offset="0"/>
    </magic>  
    <x:generated>true</x:generated>
  </mime-type>

• ทุกคนสามารถยื่นข้อบกพร่องกับที่เก็บโคลนมัน ฯลฯ
• มันไม่ใช่ผู้ขายที่เฉพาะเจาะจง

EDA ประเภท mime ที่สามารถเข้าถึงได้ที่นี่

โครงการดังกล่าวต้องการพลังของฝูงชนจริง ๆ ดังนั้นการมีส่วนร่วมเล็ก ๆแต่ละครั้งจะทำให้ฐานข้อมูลมีประโยชน์มากขึ้นสำหรับนักออกแบบ FPGA จำนวนมาก

อีกวิธีในการเรียงลำดับไฟล์อินพุตจากไฟล์เอาต์พุตนี้:

1) สร้าง FPGA

2) นำเข้าทุกสิ่งในระบบควบคุมเวอร์ชัน (เช่น git init; git add.; git commit -m "init";)

3) สร้าง FPGA ใหม่อีกครั้ง

4) ไฟล์ที่แก้ไขทั้งหมด ('สถานะ git') หลังจากการรันครั้งที่สองมักเป็นไฟล์ที่ส่งออก (รวมถึงไฟล์บันทึก, ... ) และไฟล์ที่ไม่ได้แก้ไขครั้งเดียวจะเป็นไฟล์อินพุต

นี่คือสิ่งที่ฉันทำเมื่อฉันได้รับไดเรกทอรีหรือไฟล์ zip พร้อมข้อความ "นี่คือโครงการโปรดแก้ไข ... "