ทำไม NAND Gates ถึงราคาถูก?


24

ในห้องแล็บอิเล็คทรอนิคส์ดิจิตอลและการบรรยายของเราเราได้รับคำสั่งให้ลองทำสิ่งต่าง ๆ จากประตู NAND เพราะเป็นประตูที่ถูกที่สุดในการซื้อ ทำไมนี้ เหตุใดประตู OR / AND จึงไม่ถูกที่สุดที่จะซื้อ


8
ฉันไม่แน่ใจว่าหลักฐานของคุณถูกต้อง คุณไม่ได้รับคำสั่งให้ทำสิ่งต่าง ๆ จากประตู NAND เพราะราคาถูก คุณได้รับคำสั่งให้ทำเช่นนั้นเพราะมันเป็นคำแนะนำ ไม่มีใครเคยสร้างอินเวอร์เตอร์บนชิปจากประตู NAND พวกเขาแค่สร้างอินเวอร์เตอร์ ฉันสงสัยว่าแพ็คเกจ DIP นั้นราคาถูกกว่ามาก
endolith

@endolith ไม่ฉันถามเหตุผลที่อยู่เบื้องหลังคำถาม (เกลียดที่จะตอบคำถามที่ไม่มีความหมาย) และนี่คือหนึ่งในเหตุผลที่ฉันได้รับ แต่มันทำให้ฉันคิด
คณบดี

2
วิธีการที่ทันสมัยในการออกแบบระบบดิจิตอลคือการเขียนข้อมูลจำเพาะของพฤติกรรม (ใน VHDL หรือ verilog) และปล่อยให้เครื่องมือสังเคราะห์กังวลเกี่ยวกับประตูที่จะใช้
drxzcl

คำตอบ:


21

ประตู NAND มีราคาถูกเพราะมีอยู่มากมายตั้งแต่ยุค 1980

อย่างจริงจังแม้ว่าประตู NAND เป็นเรื่องเกี่ยวกับประตูตรรกะที่ง่ายที่สุด คุณสามารถคิดว่ามันเป็นอินเวอร์เตอร์แบบมัลติอินพุท ด้วยระบบไฟฟ้านั่นคือสิ่งที่ประตู TTL NAND เป็น อินพุตแต่ละตัวเป็นเพียงอีซีแอลที่เพิ่มไปยังทรานซิสเตอร์อินพุต ส่วนที่เหลือของวงจรเป็นเพียงอินเวอร์เตอร์ มันแตกต่างใน CMOS แต่ประตู NAND ยังคงง่ายมาก

เนื่องจากชิปต้องการทรานซิสเตอร์น้อยจึงสามารถมีขนาดเล็กซึ่งให้จำนวนมากต่อซิลิคอนเวเฟอร์ซึ่งทำให้มีราคาถูก


1
+1 สำหรับทรานซิสเตอร์ที่น้อยที่สุด แม้ว่าจะไม่ใช่ตัวขับเคลื่อนต้นทุนพวกเขาเคยเป็นเช่นนี้เพราะเหตุใด NANDs จึงมีราคาต่ำกว่าชิปตรรกะพื้นฐานอื่น ๆ เช่น AND และ OR
Jim C

1
ใน CMOS, เกท NOT คือทรานซิสเตอร์ 2 ตัว (เกตทรานซิสเตอร์ที่มีราคาน้อยที่สุด), NAND และ NOR ต้องการทรานซิสเตอร์ 4 ตัว ประตูอื่น ๆ ต้องการ 6 ทรานซิสเตอร์หรือมากกว่า
Arturo Gurrola

1
@JimC: ยังไม่ได้อธิบายว่าทำไมไม่ใช้ NOR (หากเป็นข้อเท็จจริง) พวกมันมีจำนวนทรานซิสเตอร์น้อยที่สุดเท่ากัน
Federico Russo

@romkyns ตอบว่าสาเหตุที่ไม่ใช้ NOR ซึ่งทำให้คำตอบนั้นดีกว่าคำตอบนี้ เนื่องจาก PMOSs ที่เทียบเท่าในปัจจุบันนั้นมีขนาดเป็นสองเท่าของ NMOS ทอพอโลยีของ CMOS NAND จะให้ตัวเองอยู่ในพื้นที่ที่เล็กกว่า CMOS NOR ดูที่นี่สำหรับโทโพโลยี NAND และ NOR CMOS: iclayoutonline.com/Education/CMOSIntro/intropart4.asp
horta

8

หนึ่งในเหตุผลที่อาจกล่าวได้ว่าในวงจร CMOS ประตู NAND มีทั้งขนาดเล็กพื้นที่ฉลาดและเร็วกว่าประตู NOR ในขณะที่ประตู AND และ OR ต้องการวงจรอินเวอร์เตอร์ที่ชัดเจนซึ่งมีขนาดเทียบเท่ากับ NAND / NOR ดังนั้นใน CMOS NAND จึงถูกกว่านิดหน่อย

นี่ไม่ใช่ความจริงของ nMOS (เป็นอีกวิธีหนึ่งที่นั่น) และแน่นอนที่สุดไม่ได้ใช้กับประตูที่บรรจุเช่นซีรีย์ 74x - ค่าใช้จ่ายในพื้นที่ถูกบดบังอย่างสมบูรณ์ด้วยค่าบรรจุภัณฑ์และค่าโสหุ้ยอื่น ๆ

การอ้างอิง: การออกแบบ VLSI โดย Peter Robinson , หน้า 14, "ใน CMOS, ประตู NAND มีความเร็วและลักษณะพื้นที่ที่ดีกว่าประตู NOR"

การอ้างอิง 2: ที่นี่ถอดความ: "ใน CMOS ประตู NOR มีสอง pMOS ในซีรีส์ทำให้ช้าลงเนื่องจากการเคลื่อนที่ของรูไม่ดี"


1
NOR เป็นเพียง NAND กลับหัวกลับหาง มันไม่ใหญ่หรือช้ากว่า
Federico Russo

@FedericoRusso เพิ่มการอ้างอิงเพื่อสนับสนุนการอ้างสิทธิ์ของฉัน โปรดทราบว่าประเด็นหลักของคำตอบนี้คือการเปรียบเทียบ NAND / NOR กับ AND / OR ไม่ใช่ NAND กับ NOR
Roman Starkov

4
@FedericoRusso: สมมติว่าอินเวอร์เตอร์จะต้องใช้ทรานซิสเตอร์ NMOS ขนาด 1 และ PMOS ทรานซิสเตอร์ขนาด 2 เพื่อให้ได้ความเร็วการสลับที่ต้องการ ประตู NAND สองอินพุตที่มีความเร็วเท่ากันนั้นจะต้องใช้ประตู PMOS สองแบบ (ต่อสายขนาน) ที่มีขนาดสองและสอง (ประตูแบบอนุกรม) ประตู NMOS ขนาด 2 (ขนาดทั้งหมด 8) ประตู NOR แบบสองอินพุตจะต้องการประตู PMOS แบบใช้สายสองชุดที่มีขนาด 4 และประตู NMOS แบบใช้สายสองประตูที่มีขนาดเท่ากับ 2 (ขนาดรวม 12)
supercat

6

ฟังก์ชันลอจิคัลใด ๆ สามารถสร้างขึ้นได้จากประตู NAND (หรือ NOR) แม้แต่ระบบที่สมบูรณ์ หรือและและประตูมีค่าใช้จ่ายเท่ากันกับ NAND แต่คุณต้องการอินเวอร์เตอร์เช่นกัน ประตู NAND 1,000 ประตูจะมีราคาถูกกว่าการผสมผสานของ ORs และ AND และอินเวอร์เตอร์

Seymour Cray เคยสร้างซูเปอร์คอมพิวเตอร์ Cray จากประตู ECL NOR ด้วยเหตุผลนั้น


5

บางจุดยังไม่ได้กล่าวถึง:

  1. ในตรรกะลอจิกซึ่งเคยเป็นประเภท "ปกติ" ก่อนที่ตรรกะของ MOS จะเข้ามาโดยสิ้นเชิงประตู NAND สองอินพุตต้องใช้ทรานซิสเตอร์สี่ตัวซึ่งหนึ่งในนั้นมีสองอิมิเตอร์ ประตู NOR แบบสองอินพุตจะต้องใช้ทรานซิสเตอร์หกตัว (แต่ละตัวมีตัวส่งสัญญาณเดียว) โดยทั่วไปแล้วประตู N-input NAND จะต้องการทรานซิสเตอร์สี่ตัวซึ่งหนึ่งในนั้นมี N emitters; ประตู N-input NOR จะต้องใช้ทรานซิสเตอร์ 2N + 2
  2. ในตรรกะ NMOS ประตู N-input ไม่ว่าจะเป็น NAND NOR หรือการรวมกันบางส่วน (มีเพียงการผกผันเพียงครั้งเดียวในตอนท้าย) จะต้องมีทรานซิสเตอร์ N ตัวและตัวต้านทานหนึ่งตัว ใน NMOS ประตู NOR นั้นเร็วกว่าประตู NAND เล็กน้อย
  3. ในลอจิกแบบ CMOS, เกท N-input, ไม่ว่าจะเป็น NAND, NOR, หรือการรวมกันบางส่วนของมัน (โดยมีเพียงการผกผันเพียงครั้งเดียว, ในตอนท้าย) โดยทั่วไปแล้วจะต้องใช้ทรานซิสเตอร์ N PMOS และทรานซิสเตอร์ N NOS ประตู NAND จะเร็วขึ้นเล็กน้อยในการส่งออก "สูง" กว่าประตู NOR ด้วยความแตกต่างที่เด่นชัดมากขึ้นเมื่อจำนวนอินพุตเพิ่มขึ้น อย่างไรก็ตามประตู NOR จะเร็วขึ้นเล็กน้อยในการส่งออก "ต่ำ" กว่าประตู NAND เนื่องจากเทคโนโลยี CMOS คือทั้งหมดอื่น ๆ ที่เท่ากันช้าลงเล็กน้อยในการส่งสัญญาณสูงกว่าคนต่ำประตู NAND อาจมีเวลาออกค่อนข้าง "สมดุล"
  4. ในการออกแบบ CPLD ส่วนใหญ่บล็อกลอจิกพื้นฐานประกอบด้วยพวงของประตู NAND หลายอินพุต (ซึ่งอินพุตอาจเชื่อมต่อหรือตัดการเชื่อมต่อ) ซึ่งเอาต์พุตจะขับเกตประตู NAND หลายอินพุต โปรดทราบว่าโดยทั่วไปแล้วเอกสารจะแสดงกลุ่มของ "AND" ในการขับรถเป็นกลุ่ม "หรือ" แต่ NANDs ที่ขับขี่ NANDs จะให้ผลการทำงานเช่นเดียวกับ ANDs ที่ขับ ORs แต่มีการบุกรุกน้อยกว่าเนื่องจากประตู NAND ไม่เพียง และด้วยเอาท์พุทฤsameษี แต่พฤติกรรมเช่นเดียวกับหรือกับอินพุทกลับ ลูกชายใช้ ANDs และ ORs กลับด้านผลลัพธ์ของ ANDs และอินพุตของ ORs (ซึ่งเราสามารถทำได้เนื่องจากการยกเลิกการรุกรานสองรายการ) และอีกอันหนึ่งถูกทิ้งไว้กับ NAND ที่ผลักดัน NANDs

การออกแบบเชิงตรรกะใด ๆ ที่ไม่ต้องการตรรกะสามสถานะหรือความเร็วที่เหมาะสมสามารถนำไปใช้กับประตู NAND ได้ทั้งหมด นั่นไม่ได้เป็นการชี้ให้เห็นว่าประตู NAND นั้นเป็นวิธีที่นำไปปฏิบัติได้จริงมากที่สุด ยกตัวอย่างเช่นประตูหรือเอกสิทธิ์จะใช้ประตู NAND สองอินพุตสี่ตัวในการสร้างซึ่งรวมถึงทรานซิสเตอร์สิบหกตัวใน CMOS หากมีใครสร้างประตูพิเศษ CMOS-OR โดยตรงจากทรานซิสเตอร์อย่างไรก็ตามงานอาจทำได้ด้วยแปด


2

ฉันดูเหมือนจะจำได้ว่ามีการผกผันตามธรรมชาติ ดังนั้นประตูและจะต้องมีอินเวอร์เตอร์เสริม แต่ NAND ไม่ได้ หรือฉันอาจจะผิด ...


มีการผกผันเป็นพิเศษ แต่หนึ่งสามารถสร้างการรวมกันของ "และ" และ "หรือ" ประตูที่มีเพียงการผกผันเดียวในตอนท้าย ยกตัวอย่างเช่นใครสามารถสร้างประตู CMOS เพื่อคำนวณไม่ใช่ ((A และ B) หรือ (B และ C) หรือ (A และ C)) ด้วยการผกผันเดียวโดยใช้ P-channel FETs หกตัว (เพื่อสร้างเอาต์พุต "จริง ") และ FETs N-channel หกรายการ (เพื่อสร้างเอาต์พุต" false ") ที่จริงแล้วเราสามารถทำงานกับทรานซิสเตอร์ห้าตัวแม้ว่าการวิเคราะห์วงจรผลลัพธ์จะยากขึ้น
supercat

-2

เช่นเดียวกับความเรียบง่ายประตู NAND สามารถใช้แทนประตูอื่น ๆ ทั้งหมดดังนั้นเมื่อ บริษัท ซื้อจำนวนมากพวกเขาซื้อประตู NAND เพียงเพราะพวกเขาสามารถใช้ได้ทุกอย่าง สิ่งนี้ช่วยประหยัดพื้นที่จัดเก็บและราคาถูกกว่ามาก ดังนั้นผู้ผลิตตามแนวโน้ม - ความต้องการมากขึ้นช่วยให้พวกเขาลดราคาเพื่อเพิ่มผลกำไรในอนาคต


5
นี่ไม่ได้เพิ่มอะไรที่ไม่ได้กล่าวไว้ในคำตอบก่อนหน้านี้
โฟตอน
โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.