ทำไมตรรกะ PMOS / NMOS แบบเก่าจึงจำเป็นต้องใช้แรงดันไฟฟ้าหลายอย่างเช่น +5, -5, และ +12 volts ตัวอย่างเช่นโปรเซสเซอร์ Intel 8080, DRAM เก่าและอื่น ๆ
ฉันสนใจสาเหตุของระดับกายภาพ / เลย์เอาต์ จุดประสงค์ของแรงดันไฟฟ้าเพิ่มเติมเหล่านี้คืออะไร?
ใช่คำถามนี้เกี่ยวกับสิ่งต่าง ๆ ที่ใช้มา 35 ปีแล้ว
คำตอบ:
8080 ใช้เทคโนโลยี nMOS เท่านั้น (ไม่มี CMOS = pMOS และ nNMOS) เมื่อคุณใช้อุปกรณ์ nMOS (หรือ pMOS) เท่านั้นคุณมีสองทางเลือกในการสร้างเซลล์ตัวแปลงสัญญาณลอจิก (ดูบทที่ 6.6 ในเอกสารนี้คำตอบของฉันยืมมาจากแหล่งนี้อย่างมาก):
ทรานซิสเตอร์ nMOS และตัวต้านทานแบบดึงขึ้น เรียบง่าย แต่ไม่ดีสำหรับ IC เพราะตัวต้านทานจะใช้พื้นที่ในซิลิคอนมาก
ทรานซิสเตอร์ nMOS และทรานซิสเตอร์ nMOS ที่อิ่มตัวสองตำแหน่งแทนที่ตัวต้านทานแบบดึงขึ้น ไม่เลวเลย แต่แรงดันเอาต์พุตสูงจะอยู่ที่แรงดันหนึ่งเกณฑ์ V GSต่ำกว่าแรงดันไฟฟ้าที่จ่าย (หมายเหตุ: V GS, THเป็นแรงดันไฟฟ้าระหว่างประตูของ FET และแหล่งที่มาว่าจะเพียงแค่เปิด FET ได้.)
nMOS ทรานซิสเตอร์และทรานซิสเตอร์ที่สองที่ไม่อิ่มตัว (= เชิงเส้น) แทนที่ตัวต้านทานแบบดึงขึ้น แรงดันขาออกระดับสูงจะแกว่งไปทางวีDDแต่นี้มาในค่าใช้จ่ายที่เพิ่มขึ้นของแรงดันไฟฟ้า V เพิ่มเติมGGด้วย V GG > V DD + V GS, TH นี่คือเหตุผลสำหรับราง +12 V
ทรานซิสเตอร์ nMOS ที่มีทรานซิสเตอร์ชนิดที่สองในโหมดพร่องชนิด n แทนที่ตัวต้านทานโหลด ไม่จำเป็นต้องใช้รางจ่ายเพิ่มเติม แต่เทคโนโลยีมีความซับซ้อนมากขึ้นเพราะทรานซิสเตอร์สองตัวที่ต่างกันจะต้องทำบนชิปตัวเดียวกัน
ดูเหมือนว่า 8080 ใช้ตัวเลือกหมายเลข 3
สาเหตุของการลบราง (-5 V) อาจเป็นอคติที่จำเป็นสำหรับการกำหนดค่า cascode สิ่งนี้จะเพิ่มความเร็วในการเปลี่ยนที่ราคาของรางจ่ายเพิ่มเติม ฉันสามารถเดาได้ที่นี่เพราะฉันไม่พบแหล่งข้อมูลใดบอกฉันว่า 8080 ใช้ขั้นตอนที่เชื่อมต่อด้วยรหัส การครอบคลุมcascodeจะเป็นอีกเรื่องหนึ่ง การกำหนดค่านี้จะใช้สำหรับแอมป์เชิงเส้นสวิทช์ตรรกะระดับแปลหรือสวิทช์พลังงาน
นี่คือตัวอย่างของวงจรเกท "โหมดพร่อง" NMOS NAND ที่ฉันพบใน (เยอรมัน) Wikipedia:
ทรานซิสเตอร์ด้านบนจะใช้ในโหมดพร่องเพื่อให้โหลดใกล้เคียงกับแหล่งจ่ายกระแสในปัจจุบันและปรับสมดุลเวลาขึ้นและลง เนื่องจากแรงดันไฟฟ้าที่สูงกว่าเกณฑ์ของเทคโนโลยี MOS ในช่วงต้นอุปทาน 12 V อาจมีความจำเป็นเพื่อให้มีอคติที่เหมาะสมสำหรับประตูของตัวต้านทานโหลด การจัดหา -5 V อาจถูกใช้เพื่อตั้งค่าแบ็กเกตแบ็กเกต (หรือโหนดพื้นผิว) ของ FET ทั้งหมดเพื่อให้ได้มาในระบบปฏิบัติการที่ต้องการ
ฉันทำคำตอบ Wiki นี้เพราะบางสิ่งที่ฉันพูดคือการเก็งกำไรมากกว่าข้อเท็จจริงที่ยากและฉันมั่นใจว่าคนที่นี่สามารถปรับปรุงหรือแก้ไขฉันได้
ฉันออกแบบมาสำหรับเทคโนโลยี NMOS 12 โวลต์เมื่อหลายปีก่อน มันใช้ทรานซิสเตอร์ n-channel อิ่มตัวสำหรับพูลอัพ ตามที่อธิบายไว้โดยผู้มีส่วนร่วมก่อนหน้านี้ (ลิสต์ของรายการ # 2 ในคำตอบนี้ ) ซึ่งจะ จำกัด แรงดันเอาท์พุทให้ต่ำกว่า VDD หนึ่ง Vt แหล่งจ่ายไฟ 5 โวลต์ใช้สำหรับเชื่อมต่อกับ TTL การจัดหา -5V ใช้เพื่อตั้งค่าวัสดุพิมพ์และทำให้ Vt เป็นค่าที่มีประโยชน์ หากไม่มีแรงดันไบอัส Vt จะอยู่ที่ประมาณ 0V
คำตอบสั้น ๆ คือคุณต้องศึกษาโครงร่างวงจรของอุปกรณ์ที่เหมาะสมเพื่อดูการออกแบบและจากนี้คุณอาจคิดออกว่าทำไม
ความรู้สึกของฉันคือการออกแบบเรียกสำหรับการเชื่อมต่อกับ 5v TTL แต่อุปกรณ์ตัวเองจะไม่ทำงานที่แรงดันไฟฟ้านี้ว่ามันทำงานอย่างไรต้องการตัวอย่างที่เหมาะสมในการศึกษา
พูดง่ายกว่าทำเพราะฉันสามารถหารายละเอียดน้อยมากในเว็บ
สิ่งที่ฉันพบคือความมั่งคั่งของข้อมูลเกี่ยวกับ 8008 ซึ่งมีมาก่อน 8080 โดยสองสามปีที่ผ่านมาข้อมูลนี้รวมถึง ... แผนผังบางส่วนซึ่งคุณสามารถหาได้ที่นี่
http://www.8008chron.com/Intel_MSC-8_April_1975.pdf
ลองดูรอบ ๆ หน้า 29 และ 30 (นี่คือหมายเลขหน้าของ pdf ไม่ใช่คู่มือการสแกนด้วยมือ) และแม้กระทั่งหน้า 5 หากคุณต้องการดูว่ามันถูกสร้างขึ้นทางร่างกายอย่างไร
คุณสามารถหาข้อมูลเพิ่มเติมได้ที่นี่
http://www.8008chron.com/intellecMDS_schematic.pdf
ฉันไม่ได้คาดหวังสิ่งใดจากสิ่งนี้เพราะฉันยังไม่ได้ตอบคำถามโดยตรง แต่ฉันหวังว่ามันจะนำคุณไปสู่เส้นทางที่ถูกต้อง