แผนภาพตาไม่ดีที่จะเริ่มมองหา?

ฉันพยายามที่จะแก้ปัญหาบอร์ดอีเธอร์เน็ต 100Mbit และฉันพบปัญหาฉันมีปัญหาในการพยายามแก้ไข

นี่คือแผนภาพตาสำหรับคู่ส่งสัญญาณ คู่รับนั้นคล้ายกันมาก มันเป็น LAN8700 PHY และฉันได้ปิดใช้งานอินเทอร์เฟซ MII อย่างมีประสิทธิภาพดังนั้น PHY จึงส่งลำดับรหัส IDLE มันถูกบังคับให้ 100Mbit / FDX ตามแผ่นข้อมูล 100Mbit / HDX เหมือนกัน

การแก้ไข: การออกแบบใช้แหล่งจ่ายไฟ 1.8V ภายในของ LAN8700 เพื่อจ่ายกระแสไฟสุทธิ VDD_CORE ฉันต้องทำให้เกิดความสับสนในการจัดหาลอจิก 1.8V กับอุปทาน VDD_CORE ในคำอธิบายก่อนหน้าของฉัน สำหรับฉันแล้วเสียงของแหล่งจ่ายไฟนั้นไม่น่าจะเป็นไปได้สูงเนื่องจากระดับที่สูงศูนย์และต่ำนั้นค่อนข้างดี นั่นคือดวงตาไม่ใช่ "กำลังถูกบีบ" ความจริงที่ว่าการละเมิดทั้งหมดดูเหมือนการเปลี่ยนภาพที่ดีมากเพียงแค่ "เอียง" ในเวลาทำให้ฉันคิดว่าปัญหาอยู่ในผลึกหรือจัดหาไดรเวอร์คริสตัล / PLL ใน PHY

ถ้าฉันปล่อยให้แผนภาพตาทำงาน (ประมาณ 15 นาที) การละเมิดในหน้ากาก "เติม" จนการละเมิดสีขาวที่คุณเห็นในภาพกลายเป็นรูปตัววีสีขาว (>) ที่ด้านขวามือของมาสก์สีน้ำเงิน สิ่งนี้จะบอกฉันว่าข้อผิดพลาดเกี่ยวกับเวลานั้นมีการกระจายแบบสุ่มมากขึ้นหรือน้อยลงแทนที่จะเป็นเสียงที่ไม่ต่อเนื่องบางชนิดซึ่งทำให้เวลานั้นหมดไปอย่างแน่นอน

คริสตัลที่ PHY ใช้นั้นมีสเปค 30ppm ซึ่งอยู่ในสเปคที่ 100ppm 802.3 และภายในสเปคที่แนะนำ 50ppm ที่ PHY ระบุ ฉันใช้ตัวเก็บประจุโหลดที่ตรงกับคริสตัลที่กำลังมองหาและอยู่ใกล้กับ LAN8700 ที่ระบุว่าเป็นความจุปกติ

ก่อนที่ฉันจะปิดการใช้งานอินเทอร์เฟซ MII ฉันจะเห็นข้อผิดพลาดในการกำหนดกรอบ (ตามที่รายงานว่าโปรแกรม ifconfig ของ Linux) ไม่มีข้อผิดพลาดถ้าฉันบังคับลิงค์ไปยัง 10Mbit

สิ่งหนึ่งที่แปลกมากที่ฉันสังเกตเห็นคือถ้าฉันตั้งค่าขอบเขตเพื่อทริกเกอร์สัญญาณ RX_ER (รับข้อผิดพลาด) จาก PHY ไปยัง MAC มันจะไม่ส่งสัญญาณข้อผิดพลาดถึงแม้ว่าข้อผิดพลาดของเฟรมสะสมในรายงาน MAC ตอนนี้จากการอ่านแผ่นข้อมูลสำหรับ PHY เป็นที่ชัดเจนว่ามีสถานการณ์น้อยมากที่ RX_ER จะยืนยัน แต่ฉันพบว่ามันยากมากที่จะเชื่อว่าด้วยแผนภาพตาเหมือนสิ่งที่ฉันเห็นข้อผิดพลาดเป็นจริงระหว่าง PHY และ MAC

ฉันเข้าใจพื้นฐานของแผนภูมิตา แต่ฉันกำลังมองหาผู้โพสต์ที่มีประสบการณ์มากขึ้นหวังว่าพวกเขาจะสามารถแบ่งปันประสบการณ์ของพวกเขาในการแปลการละเมิดหน้ากากรูปแบบตาเฉพาะไปยังแหล่งที่น่าจะเป็น

(แก้ไข: เพิ่มแผนผังเพิ่มแหล่งจัดหา VDD_CORE ที่แก้ไขแล้ว)

ฉันเห็นหลายสิ่งหลายอย่างที่อาจทำให้เกิดปัญหาไดอะแกรมตาที่คุณเห็น ไม่มี "ปืนสูบบุหรี่" แต่มีบางสิ่งที่อาจทำให้เลอะเทอะ

คุณมี 0.01 ยูเอฟแคป (C211, C212, C214, & C217) บนพินที่ไม่ได้ใช้ของ RJ-45 และก๊อกกลางของหม้อแปลง ฉันแนะนำให้ย่อตัวพิมพ์ใหญ่เหล่านั้นออก การใช้ตัวพิมพ์ใหญ่ของคุณที่นี่เป็นเรื่องผิดปกติและอาจทำให้เกิดปัญหาในภายหลังแม้ว่าจะไม่น่าจะทำให้เกิดปัญหาเกี่ยวกับแผนภาพตาที่คุณมี ใกล้เท่าที่ฉันจะบอกได้เหตุผลเดียวที่จะมีตัวพิมพ์ใหญ่เหล่านี้เป็นรูปแบบ DC-Blocking สำหรับเมื่อมีคนใช้พลังงานที่ไม่ได้มาตรฐานผ่านโครงร่างอีเธอร์เน็ต POE มาตรฐานไม่ต้องการการป้องกันนี้และเนื่องจากมาตรฐาน POE เป็น "เก่า" คุณจึงไม่น่าจะพบกับอุปกรณ์มาตรฐานที่ไม่ใช่ POE

ถอด C19 และ C25, 10 pF แคปบนตัวต้านทานการยกเลิกอีเธอร์เน็ต สิ่งเหล่านี้มีขนาดเล็กเกินไปและห่างจากสิ่งที่สำคัญเกินกว่าจะใช้งานได้

เปลี่ยน C18 และ C24, 0.01 uF แคปบนตัวต้านทานการยกเลิกอีเธอร์เน็ตเป็นอย่างน้อย 0.1 ยูเอฟ คุณสามารถลอง 4.7 uF ได้ "รางไฟฟ้า" ที่แคปเหล่านี้คือการแยกส่วนจำเป็นต้องมีเสถียรภาพพอสมควรและอาจมีกระแสไหลผ่านตัวต้านทานการเลิกจ้างจำนวนมากอย่างน่าประหลาดใจ หาก L4 / L5 จำกัด การไหลของกระแสมากเกินไปและตัวพิมพ์ใหญ่ไม่ได้ใช้งานหย่อนคุณอาจมีข้อผิดพลาดของข้อมูล

ลบ C16, C17, C22 และ C23-- แคปทั้งหมด 10 pF บนสายข้อมูลอีเธอร์เน็ต เหตุผลเดียวสำหรับสิ่งเหล่านี้คือการกรอง EMI และไม่จำเป็นสำหรับการดีบัก ลบออกเพื่อให้แน่ใจว่าพวกเขาจะไม่ทำให้เกิดปัญหาอื่น ๆ คุณสามารถนำมันกลับมาได้ในภายหลังหากคุณต้องการ

เปลี่ยน C20 และ C21, 0.022 uF แคปบนก๊อกกลางของหม้อแปลงเป็นอย่างน้อย 0.1 ยูเอฟ 1.0 uF ก็น่าลองดีเช่นกัน เส้นนี้อาจจะลดลงมากเกินไปเนื่องจากตัวต้านทาน 10 โอห์มและ L4 / L5 คุณสามารถย่อให้ VCC แก้จุดบกพร่องได้ เหตุผลเดียวสำหรับตัวต้านทาน (และสำหรับขอบเขตน้อยกว่า) สำหรับตัวกรอง EMI เมื่อคุณหมุน PCB อีกครั้งคุณควรเชื่อมต่อตัวต้านทาน 10 โอห์มโดยตรงกับ VDD33 แทนที่จะผ่าน L4 / L5 ตัวต้านทาน 10 โอห์มและ L4 / L5 ซ้ำซ้อน โดยไปที่ VDD33 คุณสามารถป้องกันการฉีดเสียงเข้าไปในตัวต้านทานการเลิกจ้างของคุณและทำให้การกรองในบริเวณนี้ง่ายขึ้น

คุณจะต้องใช้ตัวพิมพ์ใหญ่เพิ่มเติมบนพิน VDDIO หรือตัดให้สั้นลง พินนี้ให้พลังงานกับพิน I / O มากมายและจะมีกระแสไฟจำนวนมาก ถ้ามันเป็นอาหารปัจจุบันเนื่องจากตัวกรอง LC (ลูกปัด + 0.4 uF) คุณจะมีเสียงรบกวนการสลับพร้อมกันมากมายบนหมุด I / O ที่จริงแล้วจะทำให้เกิดเสียงดังกว่าสิ่งที่คุณกำลังกรองด้วยลูกปัดนั้น เป็นไปได้ที่เสียงดังกล่าวนี้จะส่งไปยังเอาท์พุทอีเธอร์เน็ต

ตรวจสอบว่าคุณมี pin-outs บนหม้อแปลงของคุณถูกต้อง ในขณะที่ไม่น่าเป็นไปได้ที่จะมีการแตะที่กึ่งกลางและสลับพินอื่น มันคุ้มค่าที่จะใช้เวลา 5 นาทีในการตรวจสอบสิ่งต่าง ๆ สำหรับเรื่องนั้นให้ตรวจสอบ pin-outs ของ LAN8700 ด้วย

หากไม่มีสิ่งใดที่ปรับปรุงสิ่งนั้นได้รับโลหะ 25 MHz สามารถ oscillator และแทนที่คริสตัลของคุณ ฉันเคยเห็นวงจรคริสตัลทำสิ่งแปลก ๆ ดังนั้นถ้าเพียงเพื่อความสบายใจมันก็คุ้มค่าที่จะแฮ็กบอร์ดต้นแบบของคุณเพื่อให้แน่ใจว่า clk ของคุณมั่นคง

นั่นคือทั้งหมดที่ฉันเห็นในขณะนี้ หวังว่านี่จะช่วยได้!

2 เซ็นต์ของฉัน: ฉันเห็นด้วยกับคำแนะนำของคุณในการเลือกคริสตัล oscillator ที่เหมาะสมสำหรับ 25 MHz ฉันใช้ DP83865DVH ของ NSC ในโหมด 1 Gbit และเมื่อมันอยู่ในสถานะที่ไม่เสถียรในสายทดสอบยาว ("พิเศษ" คุณภาพต่ำ 5 แมวและใกล้ 110 เมตร) การเปลี่ยน XTAL สร้างความแตกต่างอย่างมาก วงจรมีเสถียรภาพมากและราคาของ "การปรับปรุง" ดังกล่าวอยู่ที่ประมาณ 10 เซนต์เท่านั้น