flip flop คืออะไร

ดูเหมือนจะมีคำจำกัดความที่แตกต่างกันหลายประการของ flip-flop และสลักออกมาซึ่งบางอันก็ขัดแย้งกัน

หนังสือวิทยาศาสตร์คอมพิวเตอร์สำหรับหลักสูตรที่ฉันสอนอาจเป็นเรื่องที่สับสนมากที่สุด (อันที่จริงฉันมีความเชื่อน้อยในหนังสือเพราะมันผิดธรรมดาในหลาย ๆ ที่)

ฉันพอใจกับการทำงานของสลัก (SR, gated SR, gated D) และความแตกต่างระหว่างระดับที่เรียกใช้และอุปกรณ์ที่ถูกเรียกใช้ขอบอย่างน้อยก็ในแง่ของประตูตรรกะและไดอะแกรมเวลา อย่างไรก็ตามฉันยังคงมองหาคำจำกัดความสั้น ๆ ของ flip flop และสลัก

นี่คือสิ่งที่ฉันเชื่อว่า:

“ ฟลิปฟล็อปเป็นอุปกรณ์ที่มีความเสถียรสูงที่สามารถเรียกเก็บได้ 1 บิต”

“ สลักเป็นระดับที่เรียกอุปกรณ์ bi-stable ที่สามารถเก็บ 1 บิต”

ฉันได้ดูที่โพสต์ก่อนหน้าในเว็บไซต์นี้เกี่ยวกับเรื่องนี้และในฐานะที่เป็น enlightening เหมือนพวกเขาฉันยังคงมองหาบางสิ่งที่ชัดเจน

ความเข้าใจปัจจุบันของฉันที่ฉันต้องการตรวจสอบอยู่ในแผนภาพด้านล่าง ...

เคียงข้างกันคือสิ่งที่ฉันเข้าใจว่าการใช้งานสองระดับของทริกเกอร์ระดับ gated D latch

ด้านล่างนี้เป็นตัวตรวจจับขอบบวกในช่วงเวลาสั้น ๆ เมื่อไม่ได้ตอบกลับไปยังอินพุตของการเปลี่ยนแปลงจากต่ำไปสูงคือขอบที่เพิ่มขึ้น (สีแดงคือ 1 สีน้ำเงินคือ 0)

ในแผนภาพล่าสุดตัวตรวจจับขอบได้รับการติดตั้งเข้ากับสลัก D วันที่และนี่คือสิ่งที่ทำให้มันเป็นฟลิปฟล็อป

แผนภาพสุดท้ายเป็นฟลิปฟล็อปจริงๆหรือมันยังเป็นแค่สลักอยู่

และทำไมเราจึงต้องใช้เวอร์ชันมาสเตอร์ทาสที่ระบุว่าอุปกรณ์นี้ง่ายกว่ามาก?

วันนี้ฉันคิดถึงคำจำกัดความนี้มาก

ตามที่คนอื่น ๆ ชี้ให้เห็นความหมายที่แท้จริงจะแตกต่างกันไป ยิ่งไปกว่านั้นคุณอาจเห็นผู้คนจำนวนมากเข้าใจผิดถึงแม้จะอยู่ในไซต์นี้มากกว่าที่คิด ฉันไม่สนใจว่าวิกิพีเดียจะพูดอะไร!

แต่โดยทั่วไป:

• ฟลิปฟล็อปจะเปลี่ยนสถานะเอาต์พุตเป็นมากที่สุดหนึ่งครั้งต่อรอบนาฬิกา
• latch จะเปลี่ยนสถานะของมันหลาย ๆ ครั้งเช่นเดียวกับการเปลี่ยนข้อมูลระหว่างหน้าต่างโปร่งใส

นอกจากนี้

• ฟลิปฟล็อปนั้นปลอดภัยมาก เกือบจะโง่เขลา ด้วยเหตุนี้เครื่องมือสังเคราะห์จึงมักใช้ฟลิปฟล็อป แต่มันช้ากว่าสลัก (และใช้พลังงานมากกว่า)
• สลักใช้ยากกว่าปกติ แต่จะเร็วกว่ารองเท้าแตะ (และเล็กกว่า) ดังนั้นผู้ออกแบบวงจรที่กำหนดเองมักจะ "กระจายฟลิปฟล็อป" ในบล็อกดิจิตอลของพวกเขา (สลักที่ปลายทั้งสองข้างด้วยเฟสตรงข้าม) เพื่อบีบรูปพิโคเคคอนพิเศษบางส่วนออกจากอาร์คจังหวะที่ไม่ดี นี้จะปรากฏที่ด้านล่างของโพสต์

ฟลิปฟล็อปส่วนใหญ่จะเป็นโทโพโลยีหลัก นี่คือการรวมกันสองแบบ (อาจมีตรรกะระหว่างกัน), เฟสตรงกันข้ามกันกลับไปด้านหลัง (บางครั้งในอุตสาหกรรมที่เรียกว่า L1 / L2)

นี่หมายถึงฟล็อปฟล็อปที่มีองค์ประกอบของหน่วยความจำสองส่วน: หนึ่งที่จะถือในช่วงรอบต่ำและอีกหนึ่งที่จะถือในช่วงรอบสูง

latch เป็นเพียงองค์ประกอบหน่วยความจำเดียว (สลัก SR, D latch, JK latch) เพียงเพราะคุณแนะนำนาฬิกาเพื่อเกตข้อมูลในองค์ประกอบหน่วยความจำไม่ได้ทำให้มันเป็นฟลิปฟล็อป แต่ในความคิดของฉัน (แม้ว่ามันจะสามารถทำให้มันเป็นแบบนั้นได้ มันทำให้มันโปร่งใสตามระยะเวลาที่กำหนด

ด้านล่างนี้เป็นฟลิปฟล็อปที่แท้จริงที่สร้างจากสลัก SR สองอัน (สังเกตเห็นนาฬิกาเฟสตรงกันข้าม)

และอีกหนึ่งflip-flop ที่แท้จริง (นี่คือสไตล์ที่ธรรมดาที่สุดใน VLSI) จาก D-latches สองตัว (สไตล์ประตูส่งสัญญาณ) สังเกตเห็นนาฬิกาเฟสตรงกันข้ามอีกครั้ง :

หากคุณพัลส์นาฬิกาไปที่แลตช์อย่างรวดเร็วพอมันจะเริ่มคล้ายกับพฤติกรรมการฟลิปฟล็อป (พัลส์พัลส์) นี่เป็นเรื่องปกติในการออกแบบดาต้าแพทความเร็วสูงเนื่องจากความล่าช้าน้อยกว่าจาก D-> ออกและ Clk-> ออกนอกเหนือจากเวลาการตั้งค่าที่ดีกว่าที่ได้รับ (เวลาค้างไว้ยังต้องเพิ่มขึ้นในราคาที่จ่ายน้อย) ด้วยความโปร่งใสตลอดระยะเวลา ชีพจร สิ่งนี้ทำให้เป็นฟลิปฟล็อปหรือไม่? ไม่ได้จริงๆ แต่มันก็ดูเหมือนว่าจะทำหน้าที่เหมือนอย่างหนึ่ง!

อย่างไรก็ตามนี่เป็นเรื่องยากที่จะรับประกันว่าจะได้ผล คุณต้องตรวจสอบทุกมุมกระบวนการ (อย่างรวดเร็ว nmos, pmos ช้า, หมวกลวดสูง, ลวดต่ำ r, เป็นตัวอย่างของหนึ่ง) และแรงดันไฟฟ้าทั้งหมด (แรงดันไฟฟ้าต่ำทำให้เกิดปัญหา) ว่าชีพจรจากเครื่องตรวจจับขอบของคุณยังคงกว้างพอที่จะเปิดจริง แลตช์และอนุญาตให้ใช้ข้อมูลใน

สำหรับคำถามเฉพาะของคุณทำไมมันถึงได้รับการพิจารณาว่าเป็น Pulse latch แทนที่จะเป็นฟลิปฟล็อปมันเป็นเพราะคุณมีองค์ประกอบหน่วยความจำบิตระดับเดียวที่แท้จริง แม้ว่าพัลส์จะแคบ แต่มันก็ไม่ได้สร้างระบบล็อคและเขื่อนที่สร้างฟล็อพ

นี่คือบทความที่อธิบายถึงการเต้นของชีพจรที่คล้ายกันมากกับคำถามของคุณ คำพูดที่เกี่ยวข้อง: "ถ้ารูปคลื่นสัญญาณพัลส์กระตุ้นให้สลักตัวนั้นถูกซิงโครไนซ์กับนาฬิกาในลักษณะเดียวกับฟลิปฟล็อปขอบที่ถูกกระตุ้นเนื่องจากขอบของนาฬิกาพัลส์ที่เพิ่มขึ้นและลดลงนั้นเกือบจะเหมือนกัน

แก้ไข เพื่อความชัดเจนฉันได้รวมกราฟิกของการออกแบบที่ใช้สลัก มี L1 latch และ L2 latch ที่มีตรรกะอยู่ระหว่างนั้น นี่เป็นเทคนิคที่สามารถลดความล่าช้าเนื่องจากสลักมีความล่าช้าน้อยกว่าฟล็อปพลิก ฟลิปฟล็อปคือ "กระจายออกไป" และตรรกะจะอยู่ตรงกลาง ตอนนี้คุณบันทึกความล่าช้าเกตสองทาง (เมื่อเทียบกับฟล็อปฟล็อปที่ปลายทั้งสองด้าน)!

หลายคนจะอ้างถึงอุปกรณ์ที่มีสัญญาณนาฬิกาว่าเป็น "flip flops" และอุปกรณ์ที่ไม่มีสัญญาณนาฬิกาเป็นสลัก ย้อนกลับไปเมื่อฉันเรียนรู้มันเป็น "flip flops ที่มีนาฬิกา" และ "flip flops" สามารถถูกเรียกใช้ขอบ

มีความกำกวมเพียงพอที่เมื่อสำคัญให้พึ่งพาแผ่นข้อมูลหมายเลขชิ้นส่วนและไดอะแกรมกำหนดเวลาไม่ใช่คำอธิบายคำ

ขอบคุณทุกคนที่ตอบคำถามของฉัน อย่างที่คาดไว้มีข้อขัดแย้งบ้าง น่าเสียดายที่ความหมายมักมีความสำคัญมากกว่าความเข้าใจเมื่อพูดถึงการสอบ หากฉันต้องโต้เถียงกับคณะกรรมการสอบเพื่อทำเครื่องหมายข้อสอบของนักเรียนวิทยาศาสตร์คอมพิวเตอร์ระดับ A (อย่างที่ไม่เคยทำมาก่อนและในอดีต) ฉันต้องการอยู่ในตำแหน่งที่แข็งแกร่ง ฉันคิดว่าฉันจะแบ่งปันกับคุณสองสามหน้าของหนังสือเรียนหลักสูตร A Level อย่างเป็นทางการ

แผนภาพแรกคือสลัก SR ที่ใช้งานต่ำ หนังสือเล่มนี้เรียกมันว่าฟลิป

ในข้อความหนังสือเล่มนี้บอกว่า "การใช้ flip-flop สองอันเราสามารถสร้างวงจรที่เรียกว่า flip-flop D-Type ซึ่งใช้วงจรควบคุมนาฬิกาเพื่อควบคุมเอาต์พุตโดยหน่วงเวลาด้วยพัลส์นาฬิกาหนึ่ง D หมายถึงความล่าช้า ." ข้อความนี้ดูเหมือนจะอ้างถึงการกำหนดค่าหลัก / ทาส แผนภาพที่สอง (รูปที่ 14.2) ถูกระบุว่าเป็น flip-flop แบบ D-type จริงๆแล้วมันเป็นสลัก D D ที่มีความไวสูง

ไม่เป็นประโยชน์มาก!

ฉันจะจัดการกับ "ฟลิปฟล็อปส่วนใหญ่จะเป็นโทโพโลยีของทาส" ดังที่ jbord39 ได้เสนอแนะโดยมีข้อแม้ว่าคำว่าฟลิปฟล็อปมักถูกใช้เพื่อหมายถึงขอบสลักทริกเกอร์และบางครั้งก็เป็นสลักชนิดใดก็ได้ ฉันคิดว่านี่คือที่มาของหนังสือโดยแม้ว่าจะไม่ได้รับการโน้มน้าวใจ

ขอขอบคุณอีกครั้งสำหรับทุกคน

flip flop นั้นแตกต่างจากสลัก พวกเขาทั้งสองวงจรมีเสถียรภาพ แต่พวกเขาเป็นสองสิ่งที่แตกต่างกันในความเป็นจริง

สลักมีการเปิดใช้งานขาและฟังการป้อนข้อมูล / ปัจจัยการผลิตเฉพาะเมื่อขานี้จะสูง เมื่อต่ำสลักจะหยุดและจดจำสถานะของมัน ตอนนี้แม้คุณจัดการอินพุต แต่ก็จะไม่ตอบสนอง

ปัดพลิกมีเข็มนาฬิกาแทนซึ่งทำปฏิกิริยาเฉพาะที่เปลี่ยนพัลส์ (กะระดับ) นึกถึงคลื่นสี่เหลี่ยม เวลาชั่วคราวระหว่างปิดและเปิดปิดและเปิดเป็นเวลาที่วงจรตอบสนองต่อสัญญาณอินพุต เฉพาะเมื่อมีการเปลี่ยนแปลงเท่านั้นไม่ใช่เมื่อหมุดมีเสถียรภาพและเปิดเต็มที่

หมายเหตุเส้นสีเขียวแสดงถึงจุดที่ฟังเพื่อป้อนข้อมูลและเส้นสีแดงแสดงระยะเวลาเมื่อไม่มี สลักอนุญาตให้ป้อนข้อมูลเฉพาะในช่วงเวลาที่แสดงโดยเส้นสีแดงบนสุด

SR แบบสแตนด์อโลนไม่ใช่วงจรที่เป็นไปได้ในทางปฏิบัติ

เครดิตไปที่ jbord39 สำหรับการชี้ให้เห็นข้อผิดพลาด ภาพที่นำมาจาก radio-elctronics.com และแก้ไข

คำศัพท์ที่คุณใช้ในคำถามของคุณนั้นเป็น 100% ที่สอดคล้องกับสิ่งที่ฉันเคยได้ยินในบริบทของการออกแบบวงจรรวมแบบอะนาล็อก แลตช์มีสัญญาณเปิดใช้งานระดับความไวในขณะที่ฟลิปฟล็อปมีสัญญาณการเปิดใช้ขอบไวที่เรียกว่า 'นาฬิกา' ฉันสังเกตเห็นสถานที่ออนไลน์ไม่กี่แห่งหรือในหนังสือบางเล่มที่ดูเหมือนจะใช้คำว่า flip flop สำหรับทั้งสองประเภทซึ่งอาจสมเหตุสมผลถ้าคุณแค่คิดถึงสถานะวงจร "flip flopping" ระหว่างจุดคงที่สองจุด แต่เมื่อใดก็ตามที่นักออกแบบกำลังพูดถึง วงจรที่ฉันทำงานสลักเป็นระดับที่อ่อนไหวและรองเท้าแตะ (หรือที่เรียกกันทั่วไปว่า "รองเท้า") นั้นไวต่อขอบ

เกี่ยวกับคำถามอื่น ๆ ของคุณว่าจะออกแบบฟลิปฟล็อปเป็นสลักที่มีตัวตรวจจับขอบกับตัวล็อคมาสเตอร์ทาสหรือไม่ ทั้งสองวิธีสามารถทำงานได้สมมติว่ามีตัวตรวจจับขอบของคุณล่าช้าเพียงพอ แลตช์จะมีเวลาเปิดใช้งานขั้นต่ำ ฉันสงสัยว่ามันเป็นเรื่องยากที่จะทำฟลิปฟล็อปความเร็วสูงโดยใช้เครื่องมือตรวจจับขอบและเวลาการตั้งค่า / การพักอาจแตกต่างกันไปตามกระบวนการ / แรงดัน / อุณหภูมิ

(ข้ามไปยังจุดสิ้นสุดถ้าคุณต้องการทราบว่าวงจรสุดท้ายของ OP คือฟลิปฟล็อปหรือสลัก)

ในแง่พื้นฐาน Flip-Flop เป็นการจัดเรียงของลอจิกเกต (หรือส่วนประกอบ) ที่ช่วยให้การล็อคของ 2 สถานะพร้อมกับเข็มนาฬิกาที่ช่วยให้การเปลี่ยนแปลงของรัฐเหล่านี้

ตอนนี้ความแตกต่างระหว่าง Flip-Flop และสลัก สลักเป็นแบบอะซิงโครนัสในขณะที่ Flip-Flop เป็นแบบซิงโครนัส

• สลักแบบอะซิงโครนัสไม่ต้องการพินการอัปเดตซึ่งโดยทั่วไปจะเรียกว่าCLKพิน (สั้น ๆ สำหรับนาฬิกา) ในฟลิปฟล็อป ทั้งหมดที่พวกเขาสนใจคือถ้าปัจจัยการผลิตอยู่ในสถานะที่เฉพาะเจาะจงอย่างใดอย่างหนึ่งหรือHIGH LOWเมื่อมีการรวมกันของHIGHs และLOWs บางอย่างในการป้อนข้อมูลนั่นคือเมื่อวงจรตัดสินใจที่จะดำเนินการและผลลัพธ์ที่ต้องการของคุณจะถูกส่งกลับ "ทันที" มีการกระทำที่เป็นไปได้ 4 อย่างในสลัก

  1. ไม่ทำอะไร
  2. ตั้งค่าQเป็นHIGH
  3. ตั้งค่าQเป็นLOW
  4. สถานะที่ไม่ถูกต้อง (ควรกลับค่าของQ)

  โปรดทราบว่าจะขึ้นอยู่กับQ'Q

ตัวอย่างคือสลัก SR ซึ่งแสดงการกระทำที่เป็นไปได้ทั้ง 4 อย่างที่สลักสามารถทำได้:

1. เมื่อSใดLOWและRจะLOWไม่มีอะไรเปลี่ยนแปลง
2. เมื่อSเป็นHIGHและRเป็นLOW, มีการตั้งค่าQHIGH
3. เมื่อSเป็นLOWและRเป็นHIGH, มีการตั้งค่าQLOW
4. เมื่อSเป็นHIGHและRถูกHIGH, Qเป็นฤๅษีที่ "คาดเดา" อัตราที่รวดเร็ว สถานะนี้ไม่ถูกต้อง

• flip-flop แบบซิงโครนัสช่วยให้คุณตั้งค่าเป็นพินข้อมูล ซึ่งหมายความว่ามันสนใจเฉพาะสถานะของหมุดเหล่านี้เท่านั้น อย่างไรก็ตามวงจรยังไม่ตัดสินใจที่จะดำเนินการใด ๆ กับเอาต์พุต คุณมีCLKหมุดตามที่กล่าวไว้ข้างต้น เมื่อCLKขาเปลี่ยนสถานะ (ทั้งจากLOWไปHIGH, ในทางกลับกันหรือแม้กระทั่งทั้งสอง), ขาข้อมูลจะถูก "จับ" และดำเนินการพลิกความล้มเหลวการดำเนินการบนพื้นฐานของการรวมกันของHIGHและLOWs ของข้อมูลที่จับจากหมุดข้อมูล มีสองการกระทำสำหรับCLKพิน

1. ไม่ทำอะไร
2. ข้อมูล "จับภาพ" จากหมุดข้อมูลและดำเนินการกับเอาต์พุตตามค่าของหมุดข้อมูลในช่วงเวลาที่ระบุ

อีกครั้งมีการกระทำที่เป็นไปได้ 4 อย่างที่วงจรสามารถทำได้บนเอาต์พุต

1. ไม่ทำอะไร
2. ตั้งค่าQเป็นHIGH
3. ตั้งค่าQเป็นLOW
4. กลับค่าของQ(ตอนนี้มันถูกต้องเพราะมันเพียงครั้งเดียวเท่านั้น)

นี่ไม่ใช่ฟล็อป - ฟล็อป:

แต่ทำไมคุณถึงถาม ที่Eขาไม่ได้เป็นขานาฬิกา หมุดนาฬิกาปล่อยให้วงจรวิเคราะห์ข้อมูลจากหมุดข้อมูลเมื่อมีการส่งข้อมูลเป็นคำสั่งเพื่อดำเนินการบางอย่างกับเอาต์พุต อย่างไรก็ตามการเปิดใช้งานหมุดเช่นนี้ช่วยให้วงจรวิเคราะห์ข้อมูลจากหมุดข้อมูลตราบเท่าที่มันยังคงสูงและมีการตั้งค่าของเอาต์พุตอย่างต่อเนื่อง ดังนั้นจึงเป็นสลัก (ขอบคุณ jbord39 ที่ชี้ให้เห็นความผิดพลาดของฉัน)

ดังนั้นฟลิปฟล็อปเป็นเหมือนสลักยกเว้นคุณต้องมีขั้นตอน "การยืนยัน" เพิ่มเติมซึ่งเป็นCLKพิน

ดังนั้นวงจรสุดท้ายของคำถามของ OP จึงเป็น flip-flop หรือไม่ ลองกดปุ่ม C ค้างไว้เพื่อดูว่าเอาต์พุตเปลี่ยนไปเมื่อคุณเปลี่ยนค่า D หรือไม่ถ้าเอาต์พุตเปลี่ยนควรเรียกว่า enable แทนและเป็นสลัก แต่ถ้าผลลัพธ์ไม่เปลี่ยนแปลง (ซึ่งเป็นกรณีนี้) แสดงว่ามันเป็นฟลิปฟล็อป

รูปภาพมาจาก Wikipedia