เมื่อใดที่ฉันต้องใช้ clock buffer IC

ฉันกำลังออกแบบวงจรและ PCB สำหรับขับ 7 DAC จาก FPGA (DAC คือAD9762 )

เป็นไปได้ไหมที่จะขับเคลื่อนอินพุตนาฬิกาบนทั้ง 7 DAC ที่มีเอาต์พุตนาฬิกาเดียว (จากขาออก PLL) ของ FPGA หรือว่าเป็นสูตรสำหรับภัยพิบัติ?

มันจะเป็นนาฬิกาสิ้นสุดวันเดียวที่มีค่าสูงสุด ความถี่ 125 MHz

หรือฉันควรใช้บัฟเฟอร์นาฬิกาเพื่อบัฟเฟอร์นาฬิกาก่อนแต่ละอินพุตนาฬิกา DAC

ถ้าเป็นเช่นนี้เป็นบัฟเฟอร์นาฬิกาที่ดีหรือไม่? ( NB3N551 )

มีดีกว่าที่ฉันสามารถใช้ได้หรือไม่

แก้ไข:ขออภัยฉันควรกล่าวถึง: DAC ทั้งหมดจะอยู่บน PCB ขนาด 5 "x5" ที่เชื่อมต่อผ่านสายริบบิ้นสั้น ๆ (ไม่กี่นิ้ว) ไปยังบอร์ด FPGA

แก้ไข 2:ถ้าฉันสามารถใช้ถ้อยคำใหม่คำถาม: ถ้าฉันสามารถจ่ายห้องและค่าใช้จ่ายของบัฟเฟอร์นาฬิกามีเชิงลบที่อาจเกิดขึ้น? หรือว่าเป็นวิธีที่ปลอดภัยในการทำเช่นนี้?

— jeep9911
แหล่งที่มา

ฉันไม่คุ้นเคยกับชิปเหล่านี้ แต่สิ่งแรกที่ฉันจะทำคือ ("การออกแบบวงจร 101") ให้ดูที่แผ่นข้อมูลของผู้ผลิต ไดรฟ์นาฬิกาและอะไรที่ DAC ต้องการสำหรับผู้เริ่ม ... หลังจากที่ฉันได้เรียนรู้สิ่งที่ฉันสามารถทำได้ถ้าฉันยังมีคำถามฉันอาจถามพวกเขาในฟอรัมอินเทอร์เน็ต ...

— ไม่มีเงื่อนไข ReinstateMonica

คำถามสำคัญที่จะตอบคำถามนี้: อุปทาน FPGA ของคุณสามารถ ~ 25 mA จากขาออกได้หรือไม่ คุณสามารถวาง DACs ใกล้ (ภายในไม่กี่นิ้ว) ไปยัง FPGA หรือคุณมีเหตุผลอื่นที่ทำให้คุณต้องวางมันให้ห่างไกล คุณต้องการ DAC ทั้งหมดเพื่ออัปเดตพร้อมกัน (ภายใน 1 ns ของกันและกัน) หรือไม่หากพวกเขาอัปเดตในเวลาที่ต่างกันเล็กน้อย

— โฟตอน

@mickeyf เราเป็นฟอรัมอินเทอร์เน็ต ... Jeep คุณมีปัญหากับกระวนกระวายใจระหว่างเอาท์พุท DAC หรือไม่?

— Kortuk

@mickeyf แผ่นข้อมูลนั้นกระจัดกระจายตามข้อมูลวงจรอินพุตของนาฬิกา ฉันได้เริ่มให้การสนับสนุนทางเทคนิคกับคำถามนี้

— jeep9911

@ ThePhoton คะแนนดี ฉันคิดว่า FPGA สามารถจ่ายได้สูงสุด 24mA ฉันควรจะกล่าวด้วยว่า DAC จะถูกวางลงบนครึ่งหนึ่งของ PCB ขนาด 5 "x5" แต่เชื่อมต่อกับ FPGA ผ่านสายริบบิ้นสั้น ๆ (ไม่กี่นิ้ว) การอัพเดต DACs พร้อมกันให้มากที่สุดเป็นสิ่งที่น่าพึงปรารถนาเนื่องจากเป็นสิ่งที่ใช้สำหรับแอปพลิเคชันการสื่อสาร มีการประเมิน ~ 25mA สำหรับหนึ่ง DAC หรือทั้ง 7 DAC

— jeep9911

คำตอบ:

จะไม่มีปัญหาใด ๆ (ยกเว้นกำลังไฟและค่าใช้จ่ายเพิ่มเติม) หากคุณใช้บัฟเฟอร์ fanout แบบนาฬิกาในการออกแบบนี้ แต่ฉันสงสัยว่าคุณต้องการมันจริงหรือไม่

เนื่องจาก DAC ของคุณนั้นอยู่ห่างจากกันไม่ถึง 5 นิ้วคุณควรจะได้รับบัฟเฟอร์เดี่ยวที่ปลายสายริบบิ้น fan-out จากบัฟเฟอร์การรับอาจเป็นดาวที่มีชุดข้อมูลต้นทางสำหรับแต่ละบรรทัดที่ปรากฎออกมาดังที่คำตอบของ apalopohapa หรือโซ่ดอกเดซีที่มีการแยกแบบแยกที่ปลายสุด การเลิกจ้างแบบแยกจะเป็นตัวต้านทานกับกราวด์และอีกหนึ่งถึง Vcc ให้ Thevenin เทียบเท่า R0 ถึง VCC / 2 R0 จะตรงกับสมรรถภาพของสายส่งของคุณขึ้นอยู่กับเรขาคณิตของแทร็กของคุณ การใช้อิมพีแดนซ์ลักษณะ 50 โอห์มเป็นเรื่องปกติ แต่คุณจะประหยัดพลังงานหากใช้ค่าที่สูงกว่าเช่น 75 หรือ 100 โอห์ม

ด้วยขนาดสูงสุด 5 นิ้วระหว่าง DAC ที่คุณกำลังพูดถึงความแตกต่างสูงสุด 1 ns ในเวลาอัปเดตระหว่าง DACs จากช่วงการสุ่มตัวอย่าง 8 ns ความแตกต่างของเวลาจะทำซ้ำได้ตลอดเวลาและอุณหภูมิเพราะมันขึ้นอยู่กับความยาวของแทร็คระหว่างชิป

NB โปรดจำไว้ว่าอย่างไรก็ตามคุณบัฟเฟอร์สัญญาณนาฬิกาของคุณคุณยังต้องการบัฟเฟอร์สัญญาณข้อมูลของคุณเพื่อจัดการความล่าช้าในการรักษาเวลาตัวอย่างและเวลาที่ถูกต้องที่อินพุต DAC

— โฟตอน
แหล่งที่มา

ขอบคุณ เป็นการยากที่จะหาบัฟเฟอร์ fanout ของนาฬิกาแบบปลายเดี่ยว เป็นการดีที่ฉันต้องการค้นหาที่เป็น 1: 8 แต่ฉันยังไม่ได้ ฉันอาจจะไปพร้อมกับ fanout ที่ติดดาว สำหรับสัญญาณข้อมูลของฉันฉันใช้ 74VHC595 Shift Register เพื่อดูแลการบัฟเฟอร์ แต่ฉันอาจเพิ่มซีรีย์ 50 โอห์มที่เอาต์พุตของมันเช่นกัน

— jeep9911

คุณสามารถใช้บัฟเฟอร์นาฬิกา "zero delay" ได้ตลอดเวลา ไซเปรสเป็นแหล่งที่ดีสำหรับบัฟเฟอร์ 1: 4 และ 1: 8; ฉันเคยใช้แบบปลายเดี่ยว 1: 4 สำหรับอินเทอร์เฟซ 25MHz MII มาก่อน

— akohlsmith

คุณสามารถวางตัวต้านทาน R โอห์ม (แทนที่ R ด้วยอิมพิแดนซ์ลักษณะเฉพาะของการติดตามของคุณ) ในซีรีส์สำหรับนาฬิกานาฬิกาแต่ละเรือนออกมา "ใกล้เคียงที่สุด" กับพินใน fpga (และไม่ใช้ตัวต้านทานอนุกรมภายในที่บาง ข้อเสนอ fpgas) วิธีนี้สะท้อนจากโหนดทุกโหนดจะตายเมื่อกลับมาที่แหล่งที่มาและไม่ก่อให้เกิดทริกเกอร์สองครั้งที่อินพุตอื่น

— apalopohapa
แหล่งที่มา

ฉันกังวลว่า DACS จะมีความต้านทานอินพุต 0 โอห์มมากกว่าสำหรับสัญญาณที่อาจอยู่ในช่วงกลางหรือ MHz ที่สูงสำหรับเนื้อหาสเปกตรัม

— Kortuk

สำหรับแหล่งข้อมูล TTL / CMOS ที่มีการจัดเส้นทางเดซี่เชนการเลิกจ้างสู่พื้นไม่ใช่ความคิดที่ดี แหล่งสัญญาณนาฬิกาของคุณจะต้องจ่ายไฟประมาณ 50 mA ในสภาวะสูง มันอาจจะดีกว่าที่จะใช้การเลิกจ้างแยก (ตัวต้านทานต้านทาน) ให้ Thevenin เทียบเท่า 50 (หรือ 60 หรือ 70 ขึ้นอยู่กับเรขาคณิตร่องรอย) เพื่อ VCC / 2

— โฟตอน

ตกลง ฉันลบเดซี่ที่ผูกมัดทางเลือกออกจากคำตอบ

— apalopohapa

ความคิดที่ดี. ขอบคุณ ฉันกำลังดูแผนผัง eval board สำหรับชิป DAC และดูเหมือนว่าพวกเขามีตัวต้านทานแบบอนุกรมและตัวต้านทานที่ต่อลงดินบนอินพุตดิจิตอลและนาฬิกาทั้งหมด ฉันไม่ได้คิดเกี่ยวกับการเพิ่มสิ่งนี้ แต่นี่เป็นความคิดที่ดี <br/> น่าเสียดายที่พวกเขาไม่ได้ให้คุณค่าเนื่องจากเส้นจะไปที่ส่วนหัวของบอร์ดนั้น ฉันสามารถยุ่งกับค่าในภายหลัง แต่มีวิธีการคำนวณค่าประมาณที่ดีหรือไม่ DAC ที่ให้มามีขนาดไม่เกิน 5 นิ้วและสายเคเบิลยาวประมาณเดียวกัน

— jeep9911