Icarus Verilog เครื่องมือ OSS มีประโยชน์มากแม้จะมีการจำลอง http://iverilog.icarus.com/
มันเป็นเครื่องมือจำลองและสังเคราะห์ Verilog มันทำงานเป็นคอมไพเลอร์รวบรวมซอร์สโค้ดเขียนใน Verilog (IEEE-1364) ในรูปแบบเป้าหมายบางอย่าง สำหรับการจำลองแบทช์คอมไพเลอร์สามารถสร้างรูปแบบกลางที่เรียกว่าแอสเซมบลี vvp สำหรับการสังเคราะห์คอมไพเลอร์สร้าง netlists ในรูปแบบที่ต้องการ คอมไพเลอร์ที่เหมาะสมมีวัตถุประสงค์เพื่อแยกและอธิบายรายละเอียดการออกแบบที่เขียนไปยังมาตรฐาน IEEE IEEE Std 1364-2005
Icarus Verilog เป็นงานที่อยู่ระหว่างดำเนินการและเนื่องจากมาตรฐานภาษาไม่ได้หยุดนิ่งเช่นกันมันอาจจะเป็นเช่นนั้นเสมอไป นั่นคือตามที่ควรจะเป็น อย่างไรก็ตามฉันจะเผยแพร่เป็นครั้งคราวและจะพยายามไม่ถอนคุณสมบัติใด ๆ ที่ปรากฏในการเผยแพร่ที่มีเสถียรภาพเหล่านี้
เป้าหมายการย้ายพอร์ตหลักคือ Linux แม้ว่าจะทำงานได้ดีกับระบบปฏิบัติการที่คล้ายคลึงกันหลายระบบ คนหลายคนมีส่วนร่วมไบนารีที่คอมไพล์แล้วของการเผยแพร่ที่เสถียรสำหรับเป้าหมายที่หลากหลาย รีลีสเหล่านี้จัดทำโดยอาสาสมัครดังนั้นสิ่งที่มีอยู่ไบนารีขึ้นอยู่กับผู้ที่ใช้เวลาในการทำบรรจุภัณฑ์ Icarus Verilog ถูกพอร์ตไปยังระบบปฏิบัติการอื่นนั้นเป็นเครื่องมือบรรทัดคำสั่งและมีตัวติดตั้งสำหรับผู้ใช้ที่ไม่มีคอมไพเลอร์ คุณสามารถรวบรวมได้ทั้งหมดด้วยเครื่องมือฟรีเช่นกันแม้ว่าจะมีไบนารีที่คอมไพล์แล้วของรุ่นที่เสถียร