ขอตรวจสอบ: DIY DC ถึง 50MHz ออสซิลโลสโคปโพรบ

ด้วยราคาของโพรบดิฟเฟอเรนเชียลที่เหมาะสมฉันตัดสินใจทำเอง ข้อกำหนดคือ:

• แบนด์วิดธ์ 3db เป็น DC ถึง 50 MHz
• ช่วงแรงดันไฟฟ้าอินพุตที่เลือกได้ไม่กี่ช่วงจาก 3V pk-pk ถึง 300 V pk-pk
• อัตราส่วนการปฏิเสธโหมดทั่วไปดีกว่า 1/500
• ตัวเลขเสียง "ดีพอ"
• เกิดขึ้นได้กับการเลือกชิ้นส่วนที่ จำกัด จากร้านค้าเครื่องใช้ไฟฟ้าในท้องถิ่นของฉัน
• เค้าโครงเป็นไปได้สำหรับ PCB 2 ด้านที่แกะสลักในบ้านพร้อมชิ้นส่วนบัดกรีด้วยมือ

ฉันมีประสบการณ์น้อยในการออกแบบวงจรอะนาล็อกความเร็วสูงดังนั้นฉันชอบที่จะได้รับข้อเสนอแนะรวมถึงการวิจารณ์เกี่ยวกับการออกแบบแนวความคิด ฉันยังมีคำถามสองสามข้อเกี่ยวกับการใช้งานเฉพาะด้าน:

• ฉันจะออกไปโดยไม่ต้องจับคู่อิมพิแดนซ์จับคู่ทั้งสองด้านของเล้าโลมได้หรือไม่เนื่องจากสัญญาณที่ถูกส่งมานั้นจะไปถึง 50 MHz และสายเคเบิลมีความยาวไม่เกิน 1 ม. ฉันต้องการเพียงแค่สิ้นสุดขอบเขตของขอบเขตเป็น 50 โอห์ม (และขับโคแอกซ์ที่ปลายโพรบโดยตรง) เนื่องจากตัวต้านทานแบบอนุกรมที่ 50 โอห์มที่ปลายโพรบจะแบ่งแรงดันไฟฟ้าที่เห็นด้วยขอบเขตเป็น 2

• แหล่งจ่ายกระแส BJT นั้นเร็วพอที่จะจมค่าคงที่ 5 mA หรือไม่เนื่องจากมีแอมพลิจูดสูง (3 V pk-pk ที่ประตู JFET) สัญญาณ 50 MHz หรือไม่

• การเพิ่มตัวเหนี่ยวนำระหว่างแหล่งกำเนิดของ JFET แต่ละตัวและตัวสะสมของ BJT ที่สอดคล้องกันนั้นเป็นวิธีที่สมเหตุสมผลในการรับรองกระแสของ JFET คงที่ที่ความถี่สูงกว่าหรือวงจรดังกล่าวสั่นคลอนอย่างหลีกเลี่ยงไม่ได้หรือไม่?

• เลย์เอาต์ PCB ของฉันมีวิธีการอย่างไรมีข้อบกพร่องที่เห็นได้ชัดหรือไม่ คุณจะทำอะไรที่แตกต่าง

สำหรับการรองรับช่วงแรงดันไฟฟ้าที่หลากหลายการออกแบบเบื้องต้นของฉันนั้นใช้ตัวลดทอนแบบพาสซีฟภายนอกซึ่งเสียบเข้ากับหัวต่อ 3 พิน (J1) ตัวลดทอนจะมีตัวต้านทานทริมเมอร์และตัวเก็บประจุสำหรับการจับคู่อินพุทอินเวอร์เตอร์และไม่อินเวอร์เตอร์ในช่วงความถี่ทั้งหมด ภาพประกอบด้านล่างเป็นตัวลดทอน 1:10 (ช่วง +/- 30 V โดยประมาณ)

^{จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab}

แอมพลิฟายเออร์ Front-end นั้นได้รับการพัฒนาร่วมกับผู้ติดตามแหล่งกำเนิดของ JFET เพื่อให้เกิดความต้านทานสูงต่อสเตนเลเตอร์ โทโพโลยีนี้ถูกเลือกเพื่อหลีกเลี่ยงกระแสไบอัสอินพุตที่ค่อนข้างสูง (กรณีที่แย่ที่สุด2μA) ของแอมป์สหกรณ์ที่มีอยู่ แหล่งที่มาของกระแสสองขั้วทรานซิสเตอร์ให้แน่ใจว่ากระแสระบายที่ค่อนข้างมั่นคงกับ JFETs ในช่วงแรงดันไฟฟ้าอินพุตทั้งหมด

แอมพลิฟายเออร์ดิฟเฟอเรนเชียลแอมป์ที่ใช้งานนั้นยังรับผิดชอบในการขับ RG-174 50 โอห์ม 1 ม. ในขณะที่โฆษณาแอมป์สหกรณ์สามารถขับเล้าโลมได้โดยตรง แต่มีรอยเท้าสำหรับตัวต้านทานการเลิกจ้าง

กำลังไฟจะถูกส่งมอบด้วยแบตเตอรี่ขนาด 9 โวลต์และอีกครึ่งหนึ่งของแอมป์สหกรณ์ทำหน้าที่เป็นแหล่งกราวด์เสมือน LED สีแดงดำเนินการฟังก์ชั่นคู่เพื่อระบุว่าเปิดการสอบสวนและให้แรงดันไบอัส ~ 1.8 V สำหรับแหล่งจ่ายกระแส

ส่วนประกอบ:

• การรั่วไหลต่ำ (<5nA), ไดโอดป้องกันอินพุต2pF : BAV199
• JFETs: SST310
• BJTs: BC847b
• 70MHz GBW, แอมป์สหกรณ์1kV / μsคู่: LT1364
• ตัวต้านทานความแม่นยำ 4x (0.1%, 2.2kΩ) สำหรับส่วนดิฟแอมป์

หลังจากสร้างสิ่งจริง

ในที่สุดฉันก็สามารถตอบคำถามของฉันเองในการเข้าใจถึงปัญหาหลังเหตุการณ์ ฉันได้สร้างวงจรตามที่แนะนำในคำถามโดยมีตัวลดทอน 1:10

• ฉันขอไปโดยไม่ใช้อิมพีแดนซ์จับคู่ทั้งสองด้านของเล้าโลม ...

  ใช่ แต่ความสมบูรณ์ของสัญญาณจะประสบกับการทำเช่นนั้น ร่องรอยสีฟ้าเป็น ~ 6 ns การเพิ่มขึ้นและเวลาฤดูใบไม้ร่วงคลื่นสี่เหลี่ยม (สร้างโดย74HC14 oscillator ผ่อนคลายชั่น) เป็นวัดที่มีมาตรฐาน 01:10 สอบสวนเรื่อย ๆ ในภาพหน้าจอสี่ภาพแรกการติดตามสีเหลืองคือผลลัพธ์ของโพรบดิฟเฟอเรนเชียล DIY คูณด้วย 10 ตามขอบเขตตามที่เชื่อมต่อในแผนภาพ ภาพหน้าจอสุดท้ายคือขั้วต่อ SMA ที่ถูกตรวจสอบโดยตรงโดยโพรบแฝง 1:10 อีกตัว ขอบเขตคือ Rigol 50 MHz DS1052E พร้อมอินพุต1MΩ 15pF

  

  ดังที่เห็นได้การสิ้นสุดทั้งสองด้านส่งผลให้เกิดสัญญาณที่ชัดเจนโดยไม่มีการโอเวอร์โหลด แต่มีแบนด์วิธประมาณ 13 MHz เท่านั้น เวลาที่เพิ่มขึ้นเร็วที่สุดทำได้โดยการหลีกเลี่ยงการโหลด opamp ซึ่งแสดงว่าอิมพีแดนซ์โหลดต่ำทำให้ opamp ช้าลงอย่างรุนแรง

• แหล่งจ่ายกระแส BJT เร็วพอที่จะจมค่าคงที่ 5 mA หรือไม่ ...

  ใช่. บัฟเฟอร์ JFET และแหล่งกำเนิดการให้น้ำหนักของพวกมันทำงานได้อย่างไม่มีที่ติเมื่อพูดถึงการตอบสนองความถี่ แบนด์วิดธ์จะมีปัญหาคอขวดโดยตัวเลือก opamp

• การเพิ่มตัวเหนี่ยวนำระหว่างแหล่งที่มาของแต่ละ JFET และตัวรวบรวมของ BJT ที่สอดคล้องกันเป็นวิธีที่สมเหตุสมผลในการรับรองกระแสของ JFET ที่คงที่ ...

  มันไม่จำเป็นดังนั้นฉันจึงไม่ลอง ไม่มีความเห็น.

• เลย์เอาต์ PCB ของฉันมีวิธีการอย่างไร

  ฉันไม่มีปัญหาเกี่ยวกับเค้าโครง แต่ฉันควรออกแบบบอร์ดโดยคำนึงถึงเคสที่มีการหุ้ม การหดตัวของความร้อนจะไม่ทำอย่างนั้นวงจรความต้านทานสูงมากมีความไวต่อสัญญาณรบกวนทุกชนิด แม้แต่การขยับมือของฉันใต้โต๊ะโพรบก็มีผลต่อการวัดด้วยการเชื่อมต่อแบบ capacitive

ข้อบกพร่องที่ไม่คาดคิดกับการออกแบบของฉันคือการไม่สามารถแก้ไขแรงดันออฟเซ็ตขาออกได้ ปรากฎว่าเจเอฟทีเป็นเกล็ดหิมะที่ไม่เหมือนใคร: แรงดันไฟฟ้าเกณฑ์อาจแตกต่างกันไปหลายร้อยมิลลิโวลต์แม้ในทรานซิสเตอร์จากแบทช์เดียวกัน เมื่อฉันสร้างโพรบครั้งแรกมันจะส่งสัญญาณออก +600 mV พร้อมโพรบสั้น ฉันยกเลิกการขาย JFETs ทดสอบทุกอย่างที่อยู่ในกล่องชิ้นส่วนของฉันและบัดกรีทั้งสองที่จับคู่กันเข้ากับกระดานได้ดีที่สุด ตอนนี้ offset มีขนาดเล็กลง แต่ยังคงมีนัยสำคัญ + 30mV การแก้ไขในอนาคตควรมีกลไกในการชดเชยแรงดันออฟเซ็ตนี้ด้วยหม้อที่กันเล็ม

ปัญหาอีกประการหนึ่งคือช่วงแรงดันไฟฟ้าอินพุต แรงดันไฟฟ้าลบจะได้รับการจัดการเชิงเส้นตรงลงไปที่ -30 V และต่ำกว่า แต่แรงดันบวกที่สูงกว่า +6 V (ลดทอน +0.6 V) จะทำให้เกิดการบิดเบือนมากขึ้นเรื่อย ๆ สิ่งนี้เกิดขึ้นจากผู้ติดตามแหล่งกำเนิดของ JFET ที่อิ่มตัวขณะที่พวกเขาชนรางจ่ายบวกที่มาจากแรงดันเกต - แรงดันเกตของประตูระบายน้ำที่ -2.1 V ซึ่งหมายความว่าอินพุต 0 V ทำให้เกิดสัญญาณ +2.1 V
การแก้ไขที่เหมาะสมคือตั้งค่าตัวลดทอนให้เหลือ -2.1 V แทนกราวด์

คุณทำได้ดีมากที่นี่

แต่ชิ้นส่วนที่คุณเลือกอาจไม่ตรงตามข้อกำหนดของคุณ

คุณมีรายละเอียดการออกแบบหรือไม่?
ขั้นตอนที่% เกินกำหนด (บนสายสิ้นสุดด้วย 50R), รับข้อผิดพลาด 0 ~ 50MHz, DC offset, Pwr, สวิตช์เปิด / ปิด? ระดับการป้องกัน ESD? พินลัดวงจรสำหรับการจัดเก็บ?

คุณคิดว่าไดโอด BAS จะเร็วพอที่จะปกป้อง FETs จาก ESD ด้วยการเชื่อมต่อโดยตรงหรือไม่? ฉันจำได้ว่าใน 80 ของ EE หนุ่มจำนวนมากพัด FET ส่วนหน้าใน Tek FET บัฟเฟอร์ Diff Probes ที่พัดกับ 25V ฉันจะเพิ่มอนุกรม R เพื่อ จำกัด กระแสไฟฟ้าให้กับอินพุตและแทนที่ BAV99ด้วยไดโอด ESD ของ TI 0.5pF TPD1E04U04 ไดโอดจะต้องดำเนินการเร็วกว่า FETs เพื่อป้องกันพวกเขาและ ESD สามารถเป็น 10 แอมป์สำหรับ picoseconds

ผมอาจจะมีการพิจารณาประเมินผล KitสำหรับรูปแบบของAD8001

16 พร้อมจัดส่งในวันทำการถัดไปฟรี 8.04 ปอนด์ จาก RS Electronics

รายละเอียด: ความจุอินพุต 1.5pF 800 MHz GBW, PSRR> 50dB

เลือก x1 x10 gain ด้วยออนบอร์ดที่เลือกไว้
จนได้ใช้สายเคเบิล 50 โอห์มและ 50 โอห์มท้ายสำหรับ 800MHz แบนด์วิดธ์ที่เต็มไป 80MHz

ใช้การออกแบบเชิงกลของ Tektronics Diff Fet Probe สำหรับขาโพรบ แม้ว่า Tek Tek รุ่นใหม่จะเริ่มต้นที่ $ 6k แต่ก็สามารถทำงานได้ในช่วง x GHz แต่สำหรับการบัดกรีแบบใช้มือถือและแบบใช้แล้วทิ้งจะนำไปพิจารณาโพรบของพวกเขา

เนื่องจากเป็นชิพป้อนกลับปัจจุบันอิมพีแดนซ์อินพุตจึงไม่เป็นทางการ
+ อินพุต 10 MΩ –Input
50 Ω