วางตัวเก็บประจุบายพาสหลังจาก VCC ไปถึง IC

ฉันมีคำถามเกี่ยวกับตัวเก็บประจุบายพาสและตำแหน่งที่เป็นไปได้

ฉันกำลังออกแบบสิ่งที่ฉันหวังว่าจะเป็น PCB สองด้านซึ่งมี VCC และสายข้อมูลส่วนใหญ่ด้านหนึ่งโดยส่วนอีกด้านหนึ่งเป็นระนาบ GND ที่ด้านแรกสามารถผ่านได้ตามต้องการ

ฉันพบรูปภาพของ PCB ออนไลน์ซึ่งทำสิ่งที่คล้ายกันซึ่งฉันต้องการบรรลุซึ่งส่วนใหญ่เป็นอินเตอร์เฟส 3.3V บน PCB ที่ออกแบบมาเพื่อจับคู่กับโฮสต์ 5V ดังนั้นจึงมี IC ตระกูล SN74LVCH16245A 3 ตัวเพื่อทำการแปลระดับสัญญาณจาก 5V เป็น 3.3V และในทางกลับกัน

ผมพบว่าวิธีการที่นักออกแบบได้เก็บประจุบายพาสที่จะสง่างาม - ปรากฏว่ามีเครื่องบิน VCC ขนาดเล็กที่สร้างขึ้นภายใต้ SN74LVCH16245A ของวงจรรวมและที่เส้น VCC บนของวงจรรวมที่มีการเชื่อมต่อกับเครื่องบินที่อยู่ฝั่งตรงข้ามขาของพวกเขา , ด้วยตัวเก็บประจุบายพาสจากนั้นเชื่อมต่อกับขาของมันเป็นด้านปกติและจากนั้นตัวเชื่อมต่ออื่น ๆ ของตัวเก็บประจุบายพาสจะเอียงไปทางด้านอื่น ๆ สำหรับ GND

ฉันได้วาดกล่องไว้บนไอซี SN74LVCH16245A ในภาพด้านล่าง:

ฉันทำแผนผังสิ่งที่ฉันคิดว่าเกิดขึ้นด้านล่าง:

คำถามของฉันคือมันใช้ได้ไหมที่ตัวเก็บประจุบายพาสถูกวางไว้หลังจาก VCC บน PCB ไปถึงหมุด VCC บน IC หรือไม่ ฉันถามเพราะฉันไม่เคยเห็นตัวเก็บประจุบายพาสที่วางไว้เช่นนี้หรือแนะนำให้วางเช่นนี้ ในภาพประกอบทุกภาพที่ฉันเห็นเส้น VCC มาทางขา VCC บน IC จากทิศทางปกติทุกสายข้อมูลอื่นทำ และตัวเก็บประจุบายพาสจะอยู่ระหว่าง VCC กับขาและขา VCC บน IC เองเสมอ แต่ไม่เคยทำหลังจากนั้นตามภาพประกอบด้านล่าง:

ถ้ามันเป็นความจริงที่ว่ามันโอเคที่จะวางตัวเก็บประจุบายพาสในแบบนั้นก็เป็นไปได้ที่จะรวมการออกแบบนั้นกับการวางตัวเก็บประจุบายพาสเป็น "สะพาน" เหนือหมุดข้อมูลที่อยู่ติดกันของไอซี ตามภาพประกอบด้านล่าง?

ใครบ้างให้ฉันเข้าใจว่าเรื่องนี้ไม่เป็นไรหรือถ้าพวกเขามีข้อเสนอแนะที่ดีกว่าของวิธีการวางตัวเก็บประจุบายพาส?

ขอบคุณ!

สิ่งสำคัญคือต้องมีเส้นทางการเหนี่ยวนำต่ำระหว่างตัวเก็บประจุตัวแยกสัญญาณและขา IC การเหนี่ยวนำใด ๆ ลดประสิทธิภาพของความจุ การใส่ตัวเก็บประจุ "หลังจาก" การติดตามอุปทานหมายความว่าตัวเก็บประจุจะต้องถูกชาร์จใหม่ด้วยการเหนี่ยวนำที่สูงขึ้น แต่ฉันไม่สามารถมองเห็นว่าทำไมเรื่องนี้ถึงมีความสำคัญ

ความเหนี่ยวนำต่ำ = ร่องรอยสั้นและกว้าง การติดตามที่กว้างมากภายใต้ IC นั้นมีการเหนี่ยวนำค่อนข้างต่ำดังนั้นการวาง decouplers ไปทางซ้ายและขวาของ IC ในไดอะแกรมของคุณมักจะมีประสิทธิภาพ เป็นไปได้ว่าทางเลือกของคุณอาจมีประสิทธิภาพเท่าที่สมมติว่าสิ่งอื่น ๆ ไม่ได้ถูกบุกรุก

โปรดทราบว่าการเหนี่ยวนำและตัวเก็บประจุเป็นวงจรเรโซแนนท์ตัวกรองจะไม่มีประสิทธิภาพที่ความถี่เรโซแนนท์ ดังนั้นนักออกแบบจึงมักใช้ค่าหลายค่าของตัวถอดรหัสเพื่อแก้ปัญหานี้ เช่น 0.1 uF และ 0.01 uF หรือสำหรับบอร์ดความถี่สูงอาจจะมีค่า 0.01 และ 0.001 uF

มีเครื่องมือไฮเทค (เช่นแพง) เพื่อวิเคราะห์ประสิทธิภาพของการแยกตัวของคุณ ฉันไม่เคยใช้มันเป็นการส่วนตัวพวกเขามาหลังจากที่ฉันหยุดออกแบบบอร์ดเอง

หลังจากที่คุณเข้าใจวิธีการแปลงความต้านทานบางส่วนของเค้าโครงของคุณคุณสามารถเปลี่ยนแปลงค่าเหนี่ยวนำการติดตาม 0.5nH / mm และเลือกค่าหมวกกับ s-parms หรือ ESR และคำนวณสมรรถภาพของเครื่องบินพลังงานของคุณหรือไม่

แต่จำไว้ว่าเสียงสะท้อนจะเกิดขึ้นในที่ที่คุณต้องการน้อยที่สุด (กฎของเมอร์ฟี)

มันไม่สำคัญ อย่าคิดในแง่ของ "กระแสที่ไปยัง IC จากแหล่งจ่ายไฟชาร์จตัวเก็บประจุตัวแยกสัญญาณระหว่างทางไปยัง IC" สิ่งนี้ไม่เป็นไปตามกลไกเชิงกลที่เราอาจคุ้นเคยเช่นถังสำรองในเครื่องอัดอากาศอ่างเก็บน้ำหรือรถไฟจ่าย

คิดถึงการวิเคราะห์ AC และ DC แยกของวงจร สำหรับกระแส DC / ความถี่ต่ำแหล่งจ่ายไฟจะจ่ายไฟให้กับตัวเก็บประจุ ภายใต้ความถี่ AC / ความถี่สูงแหล่งจ่ายไฟที่แท้จริงคือวงจรเปิดและแหล่งจ่ายไฟที่มีประสิทธิภาพนั้นแท้จริงแล้วเป็นตัวเก็บประจุ

คุณมีวงจรที่แตกต่างกันสองแบบที่ทำงานอยู่ด้านบนของกันและกันดังนั้นสิ่งที่สำคัญคือระยะทางวนรอบน้อยที่สุดระหว่างส่วนประกอบและตัวเก็บประจุ เส้นทางกระแส DC รีเฟรชตัวเก็บประจุไม่ได้เล่นในเส้นทางกระแส AC ที่ตัวเก็บประจุกำลังจ่ายจริง กระแส DC ที่ไหลผ่านตัวเก็บประจุก่อนถึง IC นั้นไม่เกี่ยวข้อง

นี่คือรายละเอียดเพิ่มเติมในวิศวกรรมความเข้ากันได้ทางแม่เหล็กไฟฟ้าหนังสือของ Henry Ott

หลังจากนั้นก็ดี บางทีผู้ออกแบบ PCB ใช้วิธีนี้เพื่อลดพื้นที่วนรอบของ IC + bypasscap พื้นที่ลูปขนาดเล็กต้องการพลังงานน้อยกว่าในการต่อสู้กับการเหนี่ยวนำ (เล็กกว่า)

ตรวจสอบตัวเก็บประจุ X2Y และวิธีการไหลของกระแสผ่านแผงวงจร PCB ที่อยู่ติดกันสามารถลดการเหนี่ยวนำและปรับปรุงการบายพาสได้

คุณกำลังสำรวจหัวข้อสำคัญสำหรับความเที่ยงตรงของข้อมูลความถี่สูง วาดโทโพโลยี 3_D (ไม่ใช่ 2_D แต่ 3_D) และตรวจสอบปริมาณที่ปิดล้อมทั้งหมด การลดปริมาณดังกล่าวเป็นกุญแจสำคัญในการจัดเก็บพลังงานให้น้อยที่สุดและทำให้การเหนี่ยวนำน้อยที่สุด

หากเป้าหมายโดยรวมคือบายพาส esr ต่ำ ขอแนะนำให้ใช้กำลังขนาดเต็มและระนาบกราวน์ซึ่งจะทำให้ได้ผลลัพธ์ ESR ที่ต่ำที่สุด ดังนั้นการวางตำแหน่งของจุดเชื่อมต่อการเชื่อมต่อตัวพิมพ์ผ่านจึงเป็นสิ่งสำคัญที่สุด คุณต้องการ vcc และ gnd via ให้ใกล้ที่สุดเท่าที่จะเป็นไปได้สำหรับตัวต่อ และสำหรับ IC ของคุณต้องการจุดจบใกล้เคียงที่สุดเท่าที่จะทำได้เพื่อให้แผ่นอิเล็กโทรด การออกแบบนี้จะส่งผลให้เกิดเสียงรบกวนต่ำสุดและระบบที่เสถียรที่สุด

ดังนั้นสำหรับคำถามของคุณสำหรับการออกแบบเลเยอร์ 2 เป็นความคิดที่รอบคอบมากในการกำหนดเส้นทางทุกอย่าง ฉันขอแนะนำให้เพิ่มพลังงานภายในและระนาบกราวด์ หากคุณทำไม่ได้ให้ลองพิจารณาการเพิ่ม gnd ด้านใดด้านหนึ่งแล้วเปิดอีกด้านหนึ่งแล้วเก็บที่ว่างไว้

ไม่ว่าจะด้วยวิธีใดก็ตามสิ่งสำคัญเพียงอย่างเดียวคือทำให้พวกมันใกล้กับหมุด

สิ่งที่ฉันจะคิดมากคือถ้าคุณต้องการเครื่องบิน GND ขนาดใหญ่ที่ด้านหนึ่งของบอร์ด เราปฏิบัติต่อ GND ราวกับว่ามันเป็น 0V เวทมนต์ที่สามารถจมสิ่งที่ไม่มีที่สิ้นสุด ในความเป็นจริงการเชื่อมต่อ GND ทั้งหมดนั้นต้องไหลผ่านเครื่องบินลำนั้นจริงๆ

นั่นหมายความว่าคุณมีแรงดันไฟฟ้าหลายตัวที่เดินทางข้ามเส้นทางเดียวกัน ระนาบ GND ของคุณจะมีศักยภาพแตกต่างกันซึ่งไม่ใช่ 0V นี่ไม่ใช่เรื่องใหญ่เสมอไป แต่ถ้าเสียงรบกวนเป็นสิ่งที่คุณเป็นห่วงมันเป็นสิ่งที่คุณต้องมอง

การมีเส้นทางย้อนกลับแยกต่างหากสำหรับส่วนประกอบบางอย่างเป็นความคิดที่ดีมาก