ประตูตรรกะถูกสร้างขึ้นทางอิเล็กทรอนิกส์อย่างไร


27

ดังนั้นเราจึงมีและไม่ใช่, NAND, NOR หรือประตู แต่พวกเขาสร้างทางอิเล็กทรอนิกส์ / ไฟฟ้าอย่างไร

ตัวอย่างเช่นอะไรที่ทำให้เกตไม่ย้อนกลับของค่า?


4
ออกจากทรานซิสเตอร์
คณบดี

นี่คือบล็อกโพสต์ที่ฉันเขียนซึ่งแสดงวิธีการสร้างวงจรจากทรานซิสเตอร์และอธิบายว่าทำไมมันถึงทำงาน ฉันพบว่ามันง่ายที่สุดที่จะเข้าใจหลังจากทำจริงแล้วไม่ใช่แค่อ่านทฤษฎี วงจรจะขึ้นอยู่กับไดอะแกรมจากที่นี่
insano10

คำตอบ:


61

ฉันได้เปลี่ยนสิ่งนี้เป็นวิกิชุมชนเพื่อให้เราสามารถรวบรวมการใช้เกทลอจิกเกทที่จะใช้อ้างอิงในอนาคต

ในการเริ่มต้นคุณต้องเข้าใจทรานซิสเตอร์อย่างง่าย ฉันจะจัดการกับ CMOS ตั้งแต่ 99% ของตรรกะทั้งหมดที่เคยมีอยู่ (นับจำนวน) มีอยู่เป็น CMOS

มีทรานซิสเตอร์สองชนิดที่ใช้คือ PMOS และ NMOS นี่คือสัญลักษณ์: รูปที่ 1

ทรานซิสเตอร์เป็นแหล่งควบคุมกระแสไฟฟ้า / อ่างล้างมือ PMOS จะแหล่งกระแส (เส้นประในแผนภาพแสดงกระแสปัจจุบันเมื่อเปิด) จากแหล่งจ่ายไฟ (ต่อกับแหล่งจ่าย) ผ่านทางท่อระบายน้ำและเข้าสู่วงจรอื่น ๆ เมื่อแรงดันไฟฟ้าของประตูต่ำกว่าแหล่งที่มา NMOS จะจมลงสู่พื้นดินผ่านทางท่อระบายน้ำเข้าไปในแหล่งที่มา (ซึ่งในกรณีนี้คุณควรคิดว่าเป็นอ่าง)

โปรดทราบว่าฉันใช้เสรีภาพบางอย่างด้วยการตั้งชื่อเพื่อความชัดเจน

PMOS มักจะเชื่อมต่อกับแรงดันไฟฟ้าบวกและโดยปกติแล้ว NMOS จะเชื่อมต่อกับแรงดันไฟฟ้าเชิงลบโดยทั่วไปจะกราวด์

น่าสนใจที่คุณสามารถซ้อนอุปกรณ์เพื่อทำหน้าที่ต่างๆ การซ้อน PMOS สองตัวจะให้แหล่งที่มาปัจจุบันที่ถูกควบคุมโดยแรงดันไฟฟ้าสองตัวการซ้อน NMOS สองตัวนั้นให้การเก็บปัจจุบันที่ควบคุมโดยแรงดันไฟฟ้าสองตัว

ป้อนคำอธิบายรูปภาพที่นี่

โปรดสังเกตว่าแรงดันไฟฟ้าทั้งสองที่ A (เราจะเรียกมันว่า A) และ B BOTH จะต้องมีค่าต่ำกว่า + V สำหรับกระแสที่ไหล นอกจากนี้โปรดสังเกตว่าทั้ง C และ D จะต้องสูงกว่ากราวน์ (สัญลักษณ์รูปสามเหลี่ยมตลกที่ฟัก) เพื่อให้กระแสน้ำจม (จมลง) คุณสามารถพูดว่า "ทั้ง A และ B ต้องต่ำเพื่อให้กระแสไหล" และ "ทั้ง C และ D จะต้องสูงสำหรับกระแสต่อกระแส"

เช่นเดียวกับที่คุณสามารถ "สแต็ค" (ใส่ในซีรีย์จริง) คุณสามารถอุปกรณ์แบบขนาน ป้อนคำอธิบายรูปภาพที่นี่

คุณสามารถพูดได้ว่า "A หรือ B อาจต่ำสำหรับกระแสการไหล" สำหรับ PMOS และคุณสามารถพูดได้ว่า "C หรือ D อาจสูงสำหรับกระแสการไหล" สำหรับวงจร NMOS

คุณจะสังเกตเห็นว่าเรากำลังใช้ภาษาเชิงตรรกะเพื่ออธิบายฟังก์ชัน (และ, หรือ) ดังนั้นตอนนี้เราสามารถเริ่มประกอบวงจรเข้าด้วยกัน

ก่อนปิด Invertor:

ป้อนคำอธิบายรูปภาพที่นี่

เมื่อ Vin อยู่ที่พื้น PMOS จะเปิดและสามารถเป็นแหล่งกระแสได้ แต่ NMOS จะปิดและไม่สามารถจมกระแส ด้วยเหตุนี้ Vout pin จะพยายามชาร์จประจุลงบนประจุและประจุใด ๆ ที่มีประจุจนกระทั่งประจุถึงระดับ V +

เช่นเดียวกันเมื่อ Vin สูง, NMOS จะเปิดและสามารถจมในปัจจุบัน แต่ PMOS ถูกปิดและไม่สามารถแหล่งที่มาปัจจุบัน ด้วยเหตุนี้ Vout pin จะพยายามดึงประจุออกจากความจุที่มีอยู่และปล่อยประจุนั้นจนกว่าจะถึงระดับพื้นดิน

"สูง" ในอินพุตให้ "ต่ำ" ในเอาต์พุต, "ต่ำ" ในอินพุตจะให้ "สูง" ในเอาต์พุต มันกลับใจ!

หากคุณดูสัญลักษณ์ของทั้ง PMOS และ NMOS คุณก็เห็นว่าประตูนั้นดูเหมือนตัวเก็บประจุบนสัญลักษณ์ นี่คือเจตนาในฐานะทรานซิสเตอร์ MOS เป็นตัวเก็บประจุและเป็นส่วนใหญ่ความจุนี้จะถูกเรียกเก็บและปล่อยระหว่างการดำเนินการ ปัจจุบันคือการไหลของประจุต่อเวลาและความจุคือการเก็บประจุต่อแรงดัน ทรานซิสเตอร์เปลี่ยนแรงดันเกตเป็นกระแสควบคุมแล้วประจุและคายประจุเกตประตูที่เปลี่ยนการเปลี่ยนประจุกลับเป็นการเปลี่ยนแรงดันไฟฟ้า

ตอนนี้สำหรับประตูอินพุตสองอันแรกที่เกต NAND:

ป้อนคำอธิบายรูปภาพที่นี่

NMOS "stack" จะจมกระแสภายใต้เงื่อนไขเดียวเท่านั้นและนั่นคือเมื่อทั้ง A & B มีค่าสูง โปรดสังเกตว่าสำหรับเงื่อนไขนั้นที่ทั้งสอง PMOS ปิดอยู่ (เช่นไม่ได้เป็นแหล่งที่มาปัจจุบัน) ดังนั้นในเงื่อนไขนั้น Vout จะจมลงในปัจจุบันและ Vout จะต่ำ

ในเงื่อนไขอื่น ๆ ทั้งหมดอย่างน้อยหนึ่ง PMOS จะทำการจัดหากระแสและสแต็ค NMOS จะไม่สามารถจมกระแส เอาต์พุตจะถูกชาร์จและ Vout = สูง

A B Out
0 0 1
0 1 1
1 0 1
1 1 0

ตารางความจริงนี้แสดงให้เห็นว่าหากไม่ใช่ (A&B) AKA NAND 0 = gnd, 1 = V +

ในการเปลี่ยนเป็นประตู AND คุณเพียงแค่ต้องสลับเอาท์พุท

ป้อนคำอธิบายรูปภาพที่นี่

และมันเป็นตารางความจริง:

A B Out
0 0 0
0 1 0
1 0 0
1 1 1

และถัดจากประตู NOR

ป้อนคำอธิบายรูปภาพที่นี่

ฉันหวังว่าตอนนี้คุณควรจะได้รับตารางความจริงด้วยตัวคุณเอง

C D Out
0 0 1
0 1 0
1 0 0
1 1 0

มีความสมมาตรที่น่าพอใจจาก NOR ถึง NAND โครงสร้างเป็นสิ่งที่ตรงกันข้ามง่าย ๆ

ตอนนี้หรือ

ป้อนคำอธิบายรูปภาพที่นี่

และตารางความจริง

C D Out
0 0 0
0 1 1
1 0 1
1 1 1

การขยายการออกแบบไปยังอินพุตคำสั่งซื้อที่สูงขึ้นนั้นเป็นเรื่องง่ายดังที่แสดงด้วย 3 อินพุต NAND

ป้อนคำอธิบายรูปภาพที่นี่

โดยการวาง NMOS และ PMOS ในชุด / ชุดคู่ขนานคุณสามารถใช้ฟังก์ชั่นตรรกะต่างๆที่ระดับทรานซิสเตอร์ มักจะทำเพื่อประสิทธิภาพของพื้นที่ประสิทธิภาพพลังงานหรือแม้กระทั่งความเร็ว ฟังก์ชั่นเหล่านี้ไม่จำเป็นต้องเข้มงวดกับฟังก์ชั่น AND, OR หรือ Xor ต่อไปนี้เป็นที่รู้จักในฐานะประตู AND / หรือ:

ป้อนคำอธิบายรูปภาพที่นี่

และมีตารางความจริงต่อไปนี้

C A B Out
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

อย่างน้อยคุณคิดว่านี่เป็นวิธีเดียวที่จะใช้ฟังก์ชั่นเหล่านี้ฉันจะแนะนำอุปกรณ์ที่เรียกว่าประตูส่งสัญญาณ

ป้อนคำอธิบายรูปภาพที่นี่

ทั้งประตู NMOS และ PMOS จะต้องถูกผลักดันเพื่อต่อต้านการทำงานอย่างถูกต้อง

นี่คือวงจรตัวอย่างของสิ่งที่คุณสามารถทำได้ด้วย NMOS เพิ่มเติม

ป้อนคำอธิบายรูปภาพที่นี่

นี่ / A = ไม่ (A) ในตรรกะดิจิทัล

A + B = A หรือ B

A * B = A และ B

ดังนั้นคุณจะเห็นได้ว่าการใช้ทรานซิสเตอร์ 3 ตัวเท่านั้นคุณสามารถใช้ A หรือ B. BE ได้เตือนว่าวงจรนี้มีผลข้างเคียงที่รุนแรงและไม่ได้ใช้โดยทั่วไป แต่มันก็เป็นตัวอย่าง

นี่คือชุดทั้งหมดของฟังก์ชันลอจิกแบบอิง TG:

ป้อนคำอธิบายรูปภาพที่นี่

นอกจากนี้ยังมี Pass-Transistor-Logic หรือ PTL ตัวอย่างของ:PTL


13
ฉันเขียนด้วยตัวเองเพราะ EE.SE มีความหมายว่าเป็นสิ่งที่มีอยู่ในตัวเองและโดยทั่วไปแล้วลิงค์ต่างๆ นอกจากนี้ฉันเปลี่ยนเป็นวิกิชุมชนเพื่อให้สามารถรวบรวมความคิดดีๆในอนาคตได้ที่นี่
ตัวยึด

1
คำตอบสุดยอด !!!
Wim

2
มันมีค่าที่จะต้องทราบว่าหลาย ๆ สถานการณ์จำเป็นต้องมีฟังก์ชั่นเพื่อ NAND รวมเอาท์พุทของสองสามประตูหรือหรือ NOR รวมเอาท์พุทของประตู NAND สองสามตัว การแสดงออกเช่น(A or B) nand (C or D)นี้อาจนำไปใช้ในตรรกะระดับเดียวโดยใช้ทรานซิสเตอร์แปดตัว - มีประสิทธิภาพมากกว่าการใช้เกตสองเต็ม "หรือ" เกตและ NAND'ing ผลลัพธ์
supercat

'ผลข้างเคียงที่ร้ายแรง' ของการใช้ TG OR คืออะไร?
apalopohapa

@apalopohapa: ผลข้างเคียงที่ใหญ่ที่สุดคือวงจรตรรกะลอจิก TG บางครั้งสามารถแบ็คอินไดรฟ์ของพวกเขาอย่างน้อยก็ชั่วครู่ ฉันคิดว่า "/ A" ที่ด้านบนของ "TG" หรือการนำไปใช้ควรเป็น "/ B" สมมติว่าเป็นอย่างนั้นและทั้ง A และ B เริ่มต่ำ ในขั้นต้น A และ B จะเชื่อมต่อกับการส่งออกและทำให้กับแต่ละอื่น ๆ หากขอบที่เพิ่มขึ้นของ A เกิดขึ้นก่อนที่ขอบที่ตกลงบน / A กระแสจาก A จะสามารถไหลกลับออกไปที่ B กระแสหลังดังกล่าวแม้ว่าจะเป็นช่วงสั้น ๆ ก็ตามอาจทำให้เกิดพฤติกรรมของวงจรที่ไม่พึงประสงค์
supercat

2

NOT gate โดยเฉพาะอย่างยิ่งใน CMOS ประกอบด้วยอุปกรณ์ PMOS และ NMOS เสริมที่ถูกกำหนดค่าให้กลับด้าน

คำแนะนำที่ดีที่สุดที่ฉันสามารถให้คุณคือดูที่หนังสือวงจรดิจิตอลแบบบูรณาการ มีทุกสิ่งที่คุณอยากรู้เกี่ยวกับวิธีการออกแบบลอจิกที่ระดับทรานซิสเตอร์


2

การใช้ RTL (ตัวต้านทาน - ทรานซิสเตอร์ลอจิก)

นอกจากนี้ยังมีประตูบางบานเกิดจากการรวมประตูเข้าด้วยกัน ตัวอย่างเช่น XOR คือ (หรือ) และ (ไม่ใช่และ) นอกจากนี้ NAND ยังเป็นเพียงการกลับด้านและ

อินเวอร์เตอร์และ NOR: http://en.wikipedia.org/wiki/Resistor%E2%80%93transistor_logic
An OR เป็น NOR แบบกลับด้าน
AND คือ NOR ที่มีอินพุตแบบกลับด้าน
NAND กลับด้านและ
XOR เป็น OR ANDed กับ NAND
NXOR เป็น XOR แบบกลับด้านหรือ AND ORed ด้วย NOR


2

ตรวจสอบลิงค์นี้

http://www.instructables.com/id/Digital-Logic-Gates-Just-Using-Transistors/

ไม่ใช่ประตู ป้อนคำอธิบายรูปภาพที่นี่


หรือเกท ป้อนคำอธิบายรูปภาพที่นี่


และประตู ป้อนคำอธิบายรูปภาพที่นี่


ผู้ติดตาม emitter จะลดลง 0.7V เช่นเดียวกับไดโอด และและหรือประตูควรตามด้วยอินเวอร์เตอร์สองตัวเพื่อขยายแรงดันไฟฟ้า
Oskar Skog

1

คุณอาจจะเข้าใจได้ดีขึ้นถ้าคุณมีภาพที่เป็นตัวแทนของสิ่งที่เกิดขึ้นในประตูตรรกะ หนึ่งในสถานที่ที่ดีที่สุดสำหรับเรื่องนี้คือนี้จำลองที่ยอดเยี่ยมแบบโต้ตอบFalstad มันใช้จาวาและรันจากเบราว์เซอร์ของคุณ

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.