ใช้ระนาบกราวด์และกำลังแบบเต็ม บายพาสหมวกถูก จำกัด โดยการเหนี่ยวนำซึ่งส่วนใหญ่จะถูกกำหนดโดยขนาดของแพคเกจร่องรอยและจุดแวะ ดังนั้นเลือกขนาดแพ็คเกจที่เล็กที่สุดที่คุณสามารถใช้งานได้จากนั้นไปสู่ความจุที่ใหญ่ที่สุดที่ไม่ทำลายงบประมาณของคุณ หากคุณต้องการบายพาสมากขึ้นให้เพิ่มขนาดแพ็กเกจหนึ่งหรือสองแพ็คเพื่อรับความจุที่มากที่สุดในแพ็คเกจนั้น เมื่อเชื่อมต่อฝาครอบกับระนาบกราวด์ / กำลังไฟให้ใช้จุดแวะสองจุดที่ด้านข้างของแต่ละแผ่น vias + cap จะดูเหมือนกับเอช
การแบ่งระนาบสามารถช่วยแยกส่วนอะนาล็อกและดิจิตอล ไม่เคยข้ามระนาบที่แยกด้วยสัญญาณติดตาม !!! เก็บสัญญาณให้ห่างจากขอบของบอร์ด แยกสัญญาณอย่างน้อย 2 เท่าของความกว้างการติดตามเพื่อป้องกัน crosstalk (แบบจำลองมีประโยชน์ที่นี่) รักษาความกว้างของสัญญาณ 5 เท่าให้ห่างจากสัญญาณที่มีสัญญาณรบกวนสูง (เช่นนาฬิกา) หรือสัญญาณที่มีความไวสูง (เช่นอินพุตแบบอะนาล็อก) ใช้ร่องรอยกราวด์ที่มีสายกราวนด์รอบ ๆ สัญญาณรบกวน / ความละเอียดอ่อนหากจำเป็น หลีกเลี่ยงจุดแวะและสตับด้วยสัญญาณที่มีเสียงดัง / ละเอียดอ่อน
ในอุดมคติแล้วให้สายกราวด์หนึ่งเส้นต่อสัญญาณในตัวเชื่อม ยุติสัญญาณตัวเชื่อมต่อเนื่องจากพวกเขาต้องการคาย EMI ลูกปัดเฟอร์ไรต์รอบเส้นลวดสามารถช่วยลดเสียงของตัวเชื่อมต่อได้เช่นกัน ป้องกันสัญญาณไม่ให้เข้าไปภายใต้คอนเนคเตอร์
ระนาบกราวด์ช่วยให้คุณสร้างร่องรอยไมโครสตริปซึ่งมีความต้านทานที่กำหนดไว้อย่างดี คุณยังสามารถใช้ตัวต้านทานการยกเลิกหากการติดตามของคุณยาว ฉันคิดว่ากฎทั่วไปของหัวแม่มือสำหรับทุก ๆ nS ของเวลาที่เพิ่มขึ้นคุณสามารถไป 2.5 "โดยไม่มีตัวต้านทานการเลิกจ้าง
ใช้แบบจำลอง IBIS เพื่อพิจารณาว่าคุณต้องการตัวต้านทานการเลิกจ้างหรือไม่ FPGA สมัยใหม่มีเทคนิคที่ดีสำหรับสิ่งนี้ พวกเขาสามารถควบคุมกำลังขับเอาท์พุทของพวกเขาบางครั้งแม้จะมี "ความต้านทานควบคุมแบบดิจิทัล" (คำ Xilinx สำหรับเทคโนโลยี) การจำลองของ IBIS ก็ช่วยที่นี่เช่นกันเมื่อค้นหาความแรงของไดรฟ์ที่เหมาะสม
ดูรายชื่อจดหมายข่าวการออกแบบดิจิตอลความเร็วสูงของ Dr. Howard Johnson ยอดเยี่ยมอย่างแท้จริง http://www.sigcon.com/pubsAlpha.htm