ความแตกต่างระหว่างคำสั่ง If-else และคำสั่ง Case ใน VHDL

ฉันต้องการเข้าใจว่าการสร้างโครงสร้างในโค้ด VHDL แตกต่างกันอย่างไรใน RTL

• ทุกคนสามารถบอกความแตกต่างระหว่างโครงสร้างIf-Elseและ คำสั่ง Caseของกระบวนการใน VHDL ในแง่ของวิธีการที่โค้ดถูกอนุมานในวงจร RTL โดยเครื่องมือสังเคราะห์ได้หรือไม่
• พิจารณากรณีของหลาย ๆ if-else ที่ซ้อนกันและผสม case-statement ด้วย if-elseสร้างขึ้นภายในกระบวนการ
• นอกจากนี้เมื่อใดที่จะใช้สิ่งก่อสร้าง?

PS: ฉันได้เห็นคำถามที่เกี่ยวข้อง "หลายถ้างบในกระบวนการใน vhdl" แต่ที่ไม่ตอบคำถามของฉันในอย่างไรก็ตาม

ทุกคนสามารถบอกความแตกต่างระหว่างโครงสร้าง If-Else และคำสั่ง Case ของกระบวนการใน VHDL ในแง่ของวิธีการที่โค้ดถูกอนุมานในวงจร RTL โดยเครื่องมือสังเคราะห์ได้หรือไม่

if-elsif-elseสร้างอนุมานลำดับความสำคัญของเครือข่ายเส้นทาง:

^{จำลองวงจรนี้ - แผนผังที่สร้างโดยใช้CircuitLab}

สิ่งนี้สอดคล้องกับ

if bool_expr_1 then
    sig <= val_expr_1;
elsif bool_expr_2 then
    sig <= val_expr_2;
elsif bool_expr_3 then
    sig <= val_expr_3;
else
    sig <= val_expr_4;
end if;

caseสร้างบนมืออื่น ๆ ที่อ้างถึงใหญ่ 'ol MUX:

สิ่งนี้สอดคล้องกับ

case case_expr is
  when c0 =>
    sig <= val_expr_0;
  when c1 =>
    sig <= val_expr_1;
  when c2 =>
    sig <= val_expr_2;
      ...
  when others =>
    sig <= val_expr_N;
end case;

เห็นได้ชัดว่านี่คือการออกแบบที่ง่ายมากโดยมีนิพจน์ค่าเดียวเท่านั้นทำให้ได้ผลลัพธ์เดียว

พิจารณากรณีของหลาย ๆ if-else ที่ซ้อนกันและผสม case-statement ด้วย if-else สร้างขึ้นภายในกระบวนการ

ตามข้างต้นคุณสามารถดูว่าพวกเขาจะทำรัง / ผสมอย่างไร

นอกจากนี้เมื่อใดที่จะใช้สิ่งก่อสร้าง?

เนื่องจากมีif-elseลำดับความสำคัญ infers ควรใช้เมื่อเงื่อนไขอินพุตมากกว่าหนึ่งอาจเกิดขึ้น การใช้caseมืออีกข้างหนึ่งมีความเหมาะสมเมื่อปัจจัยการผลิตเป็นพิเศษร่วมกัน

ในโพสต์บล็อกเก่านี้ผู้เขียนเขียนและสังเคราะห์ VHDL สองรุ่นที่เทียบเท่ากับการใช้งานได้ กรณีหนึ่งใช้ if-else อีกกรณีใช้กรณี ผลลัพธ์:

ฉันสังเคราะห์รหัสนี้และได้ผลลัพธ์ที่แน่นอนแม้ RTL schematic นั้นเหมือนกันทั้งสองโปรแกรม

และข้อสรุปของเขา:

นี่แสดงให้เห็นว่าคำสั่ง 'case' และ 'if ... elsif ... else' นั้นมีประสิทธิภาพเท่าเทียมกัน แต่ถ้าคุณต้องการเขียนโค้ดที่ชัดเจนคุณควรใช้ 'case' ในกรณีที่เป็นประโยชน์อย่างมาก ผลลัพธ์ขึ้นอยู่กับเงื่อนไขจำนวนมาก แต่ถ้าจำนวนเงื่อนไขมีขนาดเล็กมาก (2 หรือ 3) จากนั้นคุณสามารถใช้ 'if ..elseif..else'

นอกจากนี้ยังมีการโพสต์หลายสิบรายการในหัวข้อนี้ใน Stack Overflow สำหรับทุกภาษาที่เข้าใจได้ ข้อสรุปโดยทั่วไปเหมือนกันว่าไม่มีความแตกต่างของประสิทธิภาพการทำงานที่ชาญฉลาด บางครั้งหากมีหลายกรณีคอมไพเลอร์อาจฉลาดพอที่จะสร้างตารางการค้นหาซึ่งจะให้ประสิทธิภาพที่ดีขึ้นเล็กน้อย

เครื่องสังเคราะห์ VHDL อาจทำสิ่งที่คล้ายกันได้ แต่คุณยังคงต้องใช้เคสเป็นจำนวนมากซึ่งเคส (ตั้งใจจะเล่น) คุณอาจต้องการใช้คำสั่ง case เพื่อให้สามารถอ่านได้ดีขึ้นเมื่อมีตัวเลือกจำนวนมาก