VHDL: หรือบิตของเวกเตอร์ด้วยกัน

ฉันต้องการหรือบิตของเวกเตอร์ด้วยกัน สมมติว่าฉันมีเวกเตอร์ที่เรียกว่าexample(23 downto 0)และฉันต้องการหรือบิตทั้งหมดเป็นเวกเตอร์อื่นมีวิธีใดที่จะไม่เกี่ยวข้องกับการไปexample(0) or example(1) or ...example(23)หรือไม่

or_reducestd_logic_miscคือสิ่งที่คุณต้องการและมันมีอยู่ใน สนับสนุนทั้ง A และ X สำหรับ FPGA

Verilog มี "ตัวดำเนินการลด" ที่สะดวกสบายซึ่งทำสิ่งที่คุณต้องการอย่างแท้จริง: |example[23:0]ให้ผลลัพธ์ของ OR'ing บิตทั้งหมดของexampleเวกเตอร์

น่าเสียดาย VHDL ไม่มีโอเปอเรเตอร์นี้ ตามcomp.lang.vhdl คำถามที่พบบ่อยแม้ว่า

ไม่มีตัวดำเนินการ VHDL ที่กำหนดไว้ล่วงหน้าเพื่อทำการลดขนาดบิตของเวกเตอร์ทั้งหมด (เช่นเป็น "หรือ" บิตทั้งหมดของเวกเตอร์) อย่างไรก็ตามผู้ประกอบการลดสามารถดำเนินการได้ง่าย:

[ข้ามตัวอย่างที่ไม่ได้จัดการค่า 'X' และ 'Z']

    function or_reduce( V: std_logic_vector )
                return std_ulogic is
      variable result: std_ulogic;
    begin
      for i in V'range loop
        if i = V'left then
          result := V(i);
        else
          result := result OR V(i);
        end if;
        exit when result = '1';
      end loop;
      return result;
    end or_reduce;
    ...
    b <= or_reduce( b_vec );