การเลือกเค้าโครง pcb SDRAM


10

ฉันกำลังทำงานในโครงการที่มี STM32F429 ใหม่ในแพ็คเกจ LQFP208

ฉันต้องการประสานต้นแบบคู่แรกด้วยตัวเองด้วยเหตุผลงบประมาณต่ำ ฉันเลือกแพ็คเกจนี้เพื่อที่ฉันจะได้ตรวจสอบตัวเองว่ามีปัญหาเกิดขึ้นจากเส้นทาง / เฟิร์มแวร์หรือปัญหาการบัดกรี

ในโครงการนี้มี LCD, CAMERA, ULPI และบัส SDRAM 32b บวกกับอินเทอร์เฟซที่ช้ากว่า

FMC BUS จะใช้สำหรับ SDRAM เท่านั้นไม่จำเป็นต้องใช้หน่วยความจำอื่นสำหรับโครงการ

PCB stackup เป็นมาตรฐาน 4 Layer S-GND-VCC-S

ฉันต้องการคำแนะนำสำหรับสิ่งที่จะเป็นวิธีที่ดีที่สุดในการกำหนดเส้นทางส่วนต่อประสาน SDRAM / MCU

ที่นี่มี 2 การออกแบบที่แตกต่างที่สามารถทำได้:

1

สิ่งที่เหลือไว้จะดีที่สุดที่จะมีร่องรอยสั้น ๆ แต่มันจะไม่ออกจากห้องสำหรับการจับคู่ที่ยาวมากเกินไปซึ่งไม่จำเป็นจริงๆเนื่องจากการส่งสัญญาณล่าช้าน้อยมากสำหรับการติดตามสั้น ๆ ) รถบัส LCD / ULPI / CAMERA สามารถกำหนดเส้นทางให้กับปัญหาที่เกิดขึ้นจากภายนอกได้

ทางขวาอาจดีกว่ามีร่องรอยยาวขึ้นเล็กน้อย แต่มีที่ว่างสำหรับการจับคู่ที่ยาวและยังไม่จำเป็นต้องยกเลิก บัส LCD / ULPI / CAMERA จะถูกกำหนดเส้นทางจากภายนอก แต่จะพบกับบัส SDRAM ในหลาย ๆ จุดดังนั้นจำนวนจุดนับจะเพิ่มขึ้นบนรถบัสและรูปแบบจะมีความซับซ้อนมากขึ้น!

แก้ไข:

การชุมนุมทั้งสองฝ่ายเป็นสิ่งที่ต้องทำเพราะมีส่วนประกอบอื่น ๆ

คุณช่วยอธิบายได้ไหมว่าคุณจะเลือกอันไหนและทำไม?

EDIT2:

ฉันเลือกหนึ่งทางด้านซ้ายหลังจากเติม pcb ดังนั้นจึงไม่มีที่ว่างมากเกินไปสำหรับสิ่งที่ถูกต้อง

นี่คือผลลัพธ์เบื้องต้น

คำแนะนำยังคงได้รับการยอมรับในการปรับปรุงเค้าโครง:

2

edit3:

เพิ่มอำนาจและพื้นดินจุดแวะ:

3

ขอบคุณ!


คุณไม่ต้องการที่จะกำหนดเส้นทางพลังงานและพื้นดินก่อนหรือไม่?
dext0rb

มันเป็นบอร์ด 4 เลเยอร์ที่วางแคปชั่น decoupling ไว้แล้วดังนั้นฉันแค่ต้องวางผ่านและนั่นคือทั้งหมด! ฉันจะลบล้างร่องรอยหากจำเป็นเพื่อให้มีที่ว่างสำหรับอคติพลังงาน
Leo

เพิ่ม PWR และ GND ผ่านทาง!
Leo

อ่าพลาดสิ่ง 4 ชั้นขออภัย
dext0rb

ประสิทธิภาพของ SDRAM ของคุณเป็นอย่างไรหลังจากที่คุณได้รับ PCB นี้
Ross

คำตอบ:


3

ฉันจะเลือกตัวเลือกที่เหมาะสมเพื่อให้ง่ายต่อการประกอบ ด้านเดียวก็จะถูกกว่าถ้าคุณไปที่การผลิตขนาดใหญ่

เหตุผลเดียวที่ฉันเลือกตัวเลือกด้านซ้ายจะเป็นข้อ จำกัด ด้านขนาด


การชุมนุมทั้งสองฝ่ายเป็นสิ่งที่ต้องทำเพราะมีส่วนประกอบอื่น ๆ
Leo

พูดคุยกับผู้ผลิต PCB ของคุณในทุกกรณี ชิปแรมขนาดใหญ่ที่ด้าน 2 อาจแตกต่างจากที่นี่และที่นั่นและอาจจำเป็นต้องมีขั้นตอนการติดกาว
Scott Seidman

ส่วนประกอบสำหรับทั้งสองข้างนั้นต้องการขั้นตอน TH และการติดกาวสำหรับโมดูลกล้อง 5MP! ฉันจะบอกว่าฉันจะไม่สนใจค่าใช้จ่ายในการประกอบสองเท่า! หากทุกอย่างทำงานได้ดีกับต้นแบบนี้ฉันจะไปหาแพ็คเกจ 6 Layer PCB และ BGA ที่ง่ายขึ้นสำหรับทั้ง MCU / SDRAM และ FPGA!
Leo

2

SDRAM 100 MHz SDRAM ไม่ต้องการการจับคู่ความยาวเลย คุณสามารถหายไปได้อย่างง่ายดายด้วยตัวเลือกที่เหมาะสม นั่นคือสิ่งที่ฉันได้ทำตามวิธี


ขึ้นอยู่กับความยาวร่องรอยแน่นอน แต่ใช่ถ้าร่องรอยน้อยกว่า 2 "- ไม่ใช่ปัญหาเลย
Andrejs Cainikovs

0

ฉันจะเลือกสิ่งที่เหลือไว้และจริง ๆ แล้วฉันได้ส่งมันแบบนั้นบน PCB ของฉันเป็นครั้งแรก แต่ในที่สุดฉันก็เปลี่ยนการออกแบบเป็นเค้าโครงทางด้านขวา แต่ด้วย RAM ที่ชั้นล่าง กฎง่ายๆของฉันคือ:

  • กำหนดเส้นทางของแทร็กทั้งหมดด้วยจำนวนจุดแวะและเลเยอร์เท่ากัน: สิ่งนี้ช่วยในการทำให้แทร็กน้อยมากในการคำนวณสายส่ง ในกรณีของฉันทุกแทร็กมีเพียงหนึ่งแทร็กผ่านและไปจากเลเยอร์บนสุดไปจนถึงเลเยอร์ล่าง AFAIK สิ่งนี้สำคัญกว่าการปรับความยาวของเส้น

  • รักษาพอร์ตพลังงาน RAM เท่าที่จะทำได้จาก MCU อาจเป็นปัญหาในระหว่างการรีเฟรช DRAM และหากความเร็วการเชื่อมต่อสูงมากเนื่องจากการส่งผ่านกระแสไฟฟ้าที่รวดเร็วมากอาจทำให้แหล่งจ่ายไฟบน STM ของคุณลดลง

  • พอร์ตพลังงานทุกตัวจะต้องมีตัวเก็บประจุของตัวเองพร้อมด้วยจุดอ่อนของตัวเอง สิ่งนี้จะช่วยในการแยกสัญญาณการเปลี่ยนสภาพอย่างรวดเร็ว (ฉันเห็นคุณทำเช่นกัน!)

ฉันอาจเพิ่มว่านี่เป็นโครงการความเร็วสูงครั้งแรกของฉันและฉันเป็นแค่นักเรียน EE ที่มีประสบการณ์เฉพาะในวงจรไฟฟ้า ฉันตอบตามสิ่งที่ฉันเรียนในมหาวิทยาลัยในหลักสูตรเมื่อปีที่แล้ว

หวังว่าจะช่วยได้ฉันต้องการทราบว่าการออกแบบของคุณทำงานได้หรือไม่: ตัวเลือกที่ฉันชอบคือตัวเลือกที่เหลือ แต่ฉันไม่ได้เลือกไว้ในการออกแบบขั้นสุดท้ายเพราะความไม่แน่นอนของปัญหาด้านพลังงานที่อาจเกิดขึ้น ) เกิดขึ้น

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.