8
การกำหนดค่าแบบไหนดีกว่าสำหรับการดึงฐานทรานซิสเตอร์ NPN ลง?
ฉันคุยเรื่องตัวต้านทานแบบดึงลงกับเพื่อนร่วมงานของฉัน นี่คือการกำหนดค่าสองอย่างสำหรับทรานซิสเตอร์เป็นสวิตช์ สัญญาณอินพุทอาจมาจากไมโครคอนโทรลเลอร์หรือเอาท์พุทดิจิตอลอื่นเพื่อขับโหลดหรือจากสัญญาณอะนาล็อกเพื่อให้เอาต์พุตบัฟเฟอร์จากตัวสะสมของทรานซิสเตอร์ไปยังไมโครคอนโทรลเลอร์ ด้านซ้ายกับ Q1 คือการกำหนดค่าของเพื่อนร่วมงานของฉัน เขากล่าวว่า: ต้องการตัวต้านทาน 10K โดยตรงในฐานเพื่อป้องกันไม่ให้ Q1 เปิดสวิตช์โดยไม่ตั้งใจ หากใช้การกำหนดค่าทางด้านขวาโดยใช้ Q1 จะทำให้การต้านทานนั้นอ่อนแอเกินไปที่จะดึงฐานลง R2 ยังปกป้องจากแรงดันเกินและให้ความเสถียรในกรณีที่อุณหภูมิเปลี่ยนแปลงVBEVBEV_{BE} R1 ป้องกันกระแสเกินถึงฐานของ Q1 และจะเป็นตัวต้านทานค่าที่ใหญ่กว่าในกรณีที่แรงดันไฟฟ้า"uC-out"สูง (ในตัวอย่าง + 24V) จะมีตัวแบ่งแรงดันเกิดขึ้น แต่นั่นไม่สำคัญว่าแรงดันไฟฟ้าขาเข้าจะสูงพออยู่แล้ว ด้านขวาด้วย Q2 คือการกำหนดค่าของฉัน ฉันคิดว่า: เนื่องจากฐานของทรานซิสเตอร์ NPN ไม่ใช่จุดอิมพีแดนซ์สูงเช่น MOSFET หรือ JFET และของทรานซิสเตอร์น้อยกว่า 500 และอย่างน้อย 0.6 โวลต์จึงจำเป็นต้องเปิดทรานซิสเตอร์ดังนั้นตัวต้านทานแบบดึงลงจึงเป็น ไม่สำคัญและในกรณีส่วนใหญ่ไม่จำเป็นต้องมีแม้แต่HFEHFEH_{FE} ถ้าตัวต้านทานแบบดึงลงกำลังจะถูกใส่เข้าไปในบอร์ดค่าของ 10K ที่แน่นอนนั้นเป็นตำนาน ขึ้นอยู่กับงบประมาณพลังงานของคุณ 12K น่าจะทำได้ดีเช่นเดียวกับ 1K หากใช้การกำหนดค่าทางด้านซ้ายด้วย …