4
คำสั่ง RISC / CISC ใช้เวลากี่รอบในการประมวลผล
ตามการออกแบบดิจิทัลและสถาปัตยกรรมคอมพิวเตอร์โดย Harris และ Harris มีหลายวิธีในการใช้งานตัวประมวลผล MIPS ซึ่ง ได้แก่ : microarchitecture รอบเดียวดำเนินการเรียนการสอนทั้งในหนึ่งรอบ ( ... ) Multicycle microarchitectureคำแนะนำรันในชุดของรอบสั้น ( ... ) microarchitecture ไปป์ไลน์ใช้ pipelining กับสถาปัตยกรรมรอบเดียว สถาปัตยกรรมมักถูกจัดเป็น RISC หรือ CISC จากRISC กับ CISC : โปรเซสเซอร์ RISC ใช้คำแนะนำง่ายๆที่สามารถเรียกใช้งานได้ภายในหนึ่งรอบนาฬิกา เนื่องจาก MIPS เป็นสถาปัตยกรรม RISC ฉันสับสนเล็กน้อยตามคำนิยามข้างต้นและสงสัยว่าไม่มีความขัดแย้งระหว่างพวกเขาหรือเปล่า โดยเฉพาะอย่างยิ่ง: หากคำสั่ง RISC สามารถแบ่งออกเป็นรอบที่สั้นลง (Fetch, Decode, ... ) เราจะพูดได้อย่างไรว่าใช้เวลาหนึ่งรอบนาฬิกาในการดำเนินการคำสั่งทั้งหมด ไม่ใช้เวลาหนึ่งรอบในการดำเนินการแต่ละขั้นตอนใช่หรือไม่ มันไม่ได้จริงๆใช้วงจรนาฬิกาหนึ่งในการดำเนินการเรียนการสอน …