เราต้องใช้การปฏิเสธหลายวิธีในการคำนวณฟังก์ชันโมโนโทน


14

Razborov พิสูจน์ให้เห็นว่าฟังก์ชั่นจับคู่เดียวไม่ได้อยู่ในMP แต่เราสามารถคำนวณการจับคู่โดยใช้วงจรขนาดพหุนามกับการปฏิเสธได้หรือไม่? มีวงจร P / poly ที่มีการปฏิเสธที่คำนวณการจับคู่หรือไม่? การแลกเปลี่ยนระหว่างจำนวนของการปฏิเสธและขนาดของการจับคู่คืออะไรO(nϵ)

คำตอบ:


21

Markov พิสูจน์ว่าฟังก์ชันใด ๆของอินพุตสามารถคำนวณได้ด้วย⌈ log ( n + 1 ) ⌉ negations เท่านั้น ฟิชเชอร์เวอร์ชั่นสร้างสรรค์ที่มีประสิทธิภาพถูกอธิบายโดย ดูการอธิบายผลลัพธ์จากบล็อก GLLด้วยn⌈log⁡(n+1)⌉

อย่างแม่นยำมากขึ้น:

ทฤษฎีบท:สมมติว่าถูกคำนวณโดยวงจรCกับgประตูแล้วมันก็คำนวณโดยวงจรC ∗กับ2 g + O ( n 2 log 2 n )ประตูและ⌈ log ( n + 1 ) ⌉ negationsf:{0,1}n→{0,1}mCgC∗2g+O(n2log2⁡n)⌈log⁡(n+1)⌉

แนวคิดหลักคือการเพิ่มสำหรับแต่ละสายในCลวด parellel W 'ในC *ที่มักจะดำเนินการเติมเต็มของW เคสพื้นฐานสำหรับสายอินพุต: ฟิชเชอร์อธิบายวิธีสร้างวงจรผกผันI ( x ) = ¯ xด้วยO ( n 2 log 2 n )ประตูและมีเพียง ⌉ log ( n + 1 ) ⌉ negations สำหรับประตู AND ของวงจรC = b ∧wCw′C∗wI(x)=x¯O(n2log2⁡n)⌈log⁡(n+1)⌉Cเราสามารถขยายกับ ' = B ' ∨ ค'และเช่นเดียวกันหรือประตู ไม่ได้ประตูใน Cไม่มีค่าใช้จ่ายเราเพียงสลับบทบาทของ wและ w ′ดาวน์สตรีมของประตูไม่ออก ด้วยวิธีนี้วงจรทั้งหมดนอกเหนือจากวงจรย่อยของอินเวอร์เตอร์คือโมโนโทนa=b∧ca′=b′∨c′Cww′

AA มาร์คอฟ ในความซับซ้อนผกผันของระบบการทำงาน J. ACM , 5 (4): 331–334, 1958

MJ Fischer ความซับซ้อนของเครือข่ายปฏิเสธ จำกัด - สำรวจโดยย่อ ใน ทฤษฎีออโตมาตะและภาษาทางการ , 71–82, 1975


Is it a P/poly circuit?
— Anonymous

2
Yes, the size of the circuit goes from g to 2g+O(n2log2⁡n) where n is the number of inputs. I have expanded the response to include a more precise statement of the result, and make it more self-contained.
— mikero

4
และฟังก์ชั่นโมโนโทนเดียวอย่างชัดเจน (หลายเอาท์พุท) ใน P / โพลีต้องการอย่างน้อยปฏิเสธจะยังคงอยู่ใน P / poly log⁡n−O(log⁡log⁡n)
— Stasys

2
สำหรับคำถามสายนี้ (พลังแห่งการปฏิเสธในวงจร / สูตร / ฯลฯ ) ข้อมูลต่อไปนี้อาจเกี่ยวข้อง: eccc.hpi-web.de/report/2014/144 , eprint.iacr.org/2014/902และ eccc hpi-web.de/report/2015/026
— ผ่อนผัน C.

2
2g+O(nlog⁡n) is enough by dimacs.rutgers.edu/TechnicalReports/abstracts/1995/95-31.html .
— Emil Jeřábek supports Monica

1

How to compute the inversion of 2n−1 bits using n negations

Let the bits x0,…,x2n−1 be sorted in the decreasing order, i.e. i<j implies xi≥xj. This can be achieved by a monotone sorting network like the Ajtai–Komlós–Szemerédi sorting network.

We define the inversion circuit for 2n−1 bits In(x→) inductively: For the base case we have n=1 and I01(x→):=¬x0. Let m=2n−1. We reduce In (for 2m+1) bits to one In−1 gate (for m bits) and one negation gate using ∧ and ∨ gates. We use negation to compute ¬xm. For i<m let yi:=(xi∧¬xm)∨xm+i. We use In−1 to invert y→. Now we can define In as follows:

Iin:={Iin−1(y→)∧¬xmi<m¬xmi=mIin−1(y→)∨¬xmi<m

It is easy to verify this inverts x→ by considering the possible values of xn and using the fact that x→ is decreasing.

From Michael J. Fischer, The complexity of negation-limited networks - a brief survey, 1975.

โดยการใช้ไซต์ของเรา หมายความว่าคุณได้อ่านและทำความเข้าใจนโยบายคุกกี้และนโยบายความเป็นส่วนตัวของเราแล้ว
Licensed under cc by-sa 3.0 with attribution required.