สำหรับสัญญาณดิจิตอลความเร็วสูงคุณจะต้องการจับคู่อิมพีแดนซ์ของการติดตามกับอิมพิแดนซ์เอาท์พุทของไดรเวอร์เอาต์พุตของสัญญาณ สายส่งสัญญาณจำนวนมากต้องมีการยกเลิก สิ่งนี้จะช่วยลดแสงสะท้อนและสัญญาณรบกวนระหว่างสัญลักษณ์ อิมพีแดนซ์ของร่องรอยนั้นถูกกำหนดโดยความกว้างเป็นหลักและ PCB สแต็กอัพ แต่เส้นทางการส่งคืนสัญญาณก็มีบทบาทเช่นกัน การสลับเลเยอร์หรือการกำหนดเส้นทางสัญญาณผ่านระนาบกราวด์แบบแยกจะสร้างความไม่ต่อเนื่องของอิมพีแดนซ์และจะลดความเร็วสูงสุดที่ลิงก์สามารถทำงานได้
ข้อกำหนดการจับคู่ความยาวติดตามจะถูกขับเคลื่อนโดยข้อกำหนดเวลาของโปรโตคอลรถบัสที่ใช้โดยสัญญาณ Eb, อินเทอร์เฟซหน่วยความจำ DDR จะต้องให้สัญญาณ DQ (ข้อมูล) มาถึงภายในเวลาไม่กี่วินาทีของสัญญาณ DQS (strobe) การประมาณคร่าวๆของความไม่ตรงกันสามารถคำนวณได้จากความยาวที่ไม่ตรงกันและความล่าช้าในการแพร่กระจายของสายส่ง สัญญาณความสมบูรณ์วิศวกรสร้างการวิเคราะห์ที่แม่นยำยิ่งขึ้นของการจับเวลาเวลาเอียงโดยการรันการจำลองของโทโพโลยีการจัดเส้นทางและโมเดลของไดรเวอร์ I / O
การอ้างอิงที่ดีเกี่ยวกับเรื่องนี้คือหนังสือของดร. โฮเวิร์ดจอห์นสัน "การออกแบบดิจิทัลความเร็วสูง: หนังสือคู่มือมนต์ดำ" (http://www.amazon.com/High-Speed-Digital-Design-Handbook/dp/0133957241)
เจสัน